Pobierz - Kontakt - Katedra Chemii Fizycznej

Katedra Chemii Fizycznej
Instrukcja do zajęć laboratoryjnych z przedmiotu:
Elektrotechnika i Elektronika
Ćwiczenie 3
Cyfrowe układy scalone
1
1. WPROWADZENIE
Układy cyfrowe to układy elektroniczne przeznaczone do przetwarzania sygnałów
cyfrowych. Najczęściej są to sygnały dwu-stanowe, tzn. przyjmujące tylko dwie wartości
oznaczone jako L(ang. low) oraz H (ang. high) albo jako „0” i „1”.
Rozróżniamy dwa typy cyfrowych układów scalonych:

układy cyfrowe kombinacyjne

układy cyfrowe sekwencyjne
W układach kombinacyjnych sygnały wyjściowe zależą wyłącznie os sygnałów
wejściowych w danej chwili. Przykładem takich układów są bramki logiczne. W układach
sekwencyjnych sygnały wyjściowe zależą nie tylko od aktualnego stanu wejść, ale również od
sekwencji poprzednich sygnałów wejściowych. Do tego typu układów należą m. in.
przerzutniki oraz liczniki.
Celem ćwiczenia jest zapoznanie się z podstawowymi układami obu wymienionych typów
należących do serii TTL (ang. transistor-transistor-logic).
2. UKŁADY SCALONE TTL
2.1. Oznaczenia i ogólna charakterystyka układów serii TTL
Układy scalone serii TTL są oznaczone symbolem składającym się z części literowej
określającej producenta (np. UCY – układ cyfrowy wyprodukowany przez firmę UNITRACEMI, SN – Texas Instruments, MH – Tesla, itp.) oraz części cyfrowej rozpoczynającej się
od cyfr 74. Są one produkowane w odmianach: 74 – seria standardowa, 74H – seria szybka,
74S – seria bardzo szybka, 74L – seria małej mocy oraz najbardziej popularna seria szybka
małej mocy oznaczona, jako 74LS. Dalsze cyfry oznaczenia określają rodzaj układu, np.:
7400-4 bramki typu NAND, 7474 – dwa przerzutniki typu D, 7490 – czterobitowy licznik
dziesiętny, 7475 – cztery przerzutniki D typu zatrzask, 7447 0 dekoder sterujący
wyświetlaczem siedmiosegmentowym itp.
Serie: standardowa, L, H, S i LS różnią się szybkością działania oraz poborem mocy, ale
ich funkcje są takie same, jeśli posiadają takie same oznaczenia cyfrowe np. 7400, 74S00,
2
74LS00. Różnica w czasie propagacji sygnału (czas od momentu pojawienia się sygnału na
wejściu do pojawienia się odpowiedzi na wyjściu układu) oraz w poborze mocy dla bramek
NAND przedstawia Tabela 1.
Tabela 1. Czas propagacji i moc strat bramki NAND serii TTL
Czas propagacji
Moc strat
[ns]
[mW]
74L00
33
1
33
7400
10
10
100
74H00
6
22
132
74S00
3
19
57
74LS00
10
2
20
Typ układu
Moc  czas
2.2. Standard TTL
Standard TTL ściśle określa takie parametry jak: napięcie zasilania (+5V) oraz
charakterystykę elektryczną stanów logicznych 0 (L) oraz 1 (H), dzięki czemu, przestrzegając
ogólnych zasad, możemy dowolnie łączyć ze sobą poszczególne elementy i tworzyć w ten
sposób większe układy. Dla wszystkich układów TTL dopuszcza się nsstepujące poziomy
napięć wejściowych i wyjściowych (w zakresie 0-5V):
Wejście:
napięcie wejściowe  0.8 V – oznacza poziom niski (L)
napięcie wejściowe  2.0 V – oznacza poziom niski (H)
Wyjście:
napięcie wyjściowe  0.4 V – oznacza poziom niski (L)
napięcie wyjściowe  2.4 V – oznacza poziom niski (H)
3
Inne niż wymienione wyżej napięcia są zakazane. Dodatkowo należy pamiętać o istotnych
własnościach i zasadach łączenia układów TTL:

wejście układu nie podłączone do żadnego innego elementu zachowuje się jak by
było w stanie logicznym wysokim (H)

wejścia układów można łączyć ze sobą o ile nie przekracza to obciążalności
sygnału sterującego (jedno wyjście serii standardowej może wysterować do 10
wejść)

nie wolno łączyć ze sobą wyjść układów TTL
2.3. Bramka podstawowa NAND – 7400
Podstawowym elementem kombinacyjnym standardu TTL jest dwuwejściowa bramka
NAND (ang. NOT AND) pełniąca funkcję iloczynu logicznego (Y=AB, gdzie Y to wyjście,
natomiast A i B wejścia), Schemat, symbol oraz tablicę stanów tej bramki przedstawiono na
Rysunku 1.
Rys. 1. Bramka podstawowa 7400: a) schemat, b) symbol, c) tablica stanów
Układ scalony 7400 jest umieszczony w obudowie plastikowej z 14 nóżkami typu DIL
(ang. dual in line) i zawiera 4 dwuwejściowe bramki NAND. Rozmieszczenie wyprowadzeń
bramek oraz numerację wyprowadzeń pokazano na Rysunku 2.
4
Rys. 2. Rozmieszczenie bramek i wyprowadzeń w układzie 7400. Numeracja wyprowadzeń
typowa dla układów TTL (widok z góry).
2.4. Przerzutnik typu D
Przerzutniki są najprostszymi układami sekwencyjnymi i służą do konstruowania bloków
przeznaczonych do zapamiętywania informacji, a także do konstruowania układów liczących.
Schemat przepływu informacji w przerzutniku bistabilnym typu D pokazano na rysunku 3.
Rys. 3. Przerzutnik D: a) symbol, b) przebiegi czasowe w przerzutniku D wyzwalanym
zboczem, c) przebiegi czasowe w przerzutniku D typu „zatrzask” (wyzwalanym stanem)
Działanie przerzutnika D polega na „przepisaniu” jednego bitu informacji (0 lub 1)
podanej na wejście D do wyjścia Q (wyjście Q zawsze przyjmuje stan przeciwny do wyjścia
Q . Po wpisaniu informacja zostaje zapamiętana w przerzutniku. O momencie „przepisania”
informacji decyduje wejście zegarowe C. Istnieją dwa rodzaje przerzutników D:

wyzwalane zboczem

typu „zatrzask” (ang. latch)
5
W pierwszym przypadku sygnał wejściowy D jest przepisywany do wyjścia Q w chwili.
gdy na wejściu zegarowym C pojawia się zbocze narastające, tzn. w chwili zmiany stanu na
wejściu C z niskiego na wysoki (Rys. 3b). Wejście R służy do zerowania Q (ang. reset) zaś S
do ustawiania Q =1 (ang. set). W przerzutniku D typu „zatrzask” przepisywanie informacji z
wejścia D do wyjścia Q ma miejsce, kiedy na wejściu C jest stan wysoki (Rys.3c). Kiedy na
wejściu C jest stan niski wyjścia pozostają bez zmian, niezależnie od stanu wejścia D. Takie
przerzutniki służą najczęściej do zapamiętywania informacji cyfrowej (zapisanej podczas
dodatniego impulsu na wejściu C) w przyrządach cyfrowych. Przykładem może być układ
7475 pokazany na Rysunku 4 i składający się z czterech przerzutników D typu „zatrzask”.
Rys. 4. Układ scalony 7475
3. WYKONANIE ĆWICZENIA
3.1. Badanie bramki NAND
3.1.1. Charakterystyka przejściowa bramki NAND
Korzystając z układu przedstawionego na Rysunku 5 wyznaczyć charakterystykę
przejściową bramki NAND: Uwy = f(Ua). Wejście B pozostaje w stanie wysokim, wyjście
nieobciążone. Napięcie na wejściu A zmieniamy za pomocą potencjometru w zakresie od 0 do
+5V z krokiem 0.1 V.
6
Rys. 5. Układ do wyznaczania charakterystyki bramki NAND.
3.1.2. Tablica stanów bramki NAND
Na wejścia A i B bramki NAND podajemy wszystkie kombinacje stanów logicznych (H i
L) i badamy stan wyjścia przy pomocy próbnika stanów logicznych.
3.1.3. Przerzutnik RS zbudowany z bramek NAND
Z wykorzystaniem rozrzutnika RS, którego schemat pokazano na Rysunku 6 zbadać
zależność stanu wyjścia Q od zmieniającego się stanu podawanego na wejścia R i S. W tym
celu należy wywołać zmiany wartości logicznych na wejściach A i B, każdorazowo mierząc
za pomocą próbnika stanów logicznych wartości na wyjściu Q.
Rys. 6. Schemat przerzutnika RS zbudowanego z bramek NAND
7
3.2. Badanie przerzutnika D sterowanego zboczem (7474).
3.2.1. Tablica stanów układu 7474.
1) Dla różnych wartości napięć (H i L) na wejściu D prześledzić sposób wpisywania tych
informacji do przerzutnika (Rysunek 7). Zaobserwować moment wpisania informacji. Zbadać
zachowanie wyjścia Q podczas zmiany stanów na wejściu D w przypadku braku impulsów na
wejściu C.
Rys. 7. Schemat połączeń w czterobitowym liczniku binarnym z pamięcią (7474).
2) Zbadać działanie licznika binarnego zbudowanego z przerzutników D (Rys. 8). Impulsy
wejściowe wyzwalać ręcznie. Zapisać informację cyfrową binarną i przeliczyć na dziesiętną.
Rys. 8. Czterobitowy licznik z pamięcią (7474)
8