Technika Cyfrowa Badanie pamięci

LABORATORIUM
Technika Cyfrowa
Badanie pamięci
Opracował:
mgr inż. Andrzej Biedka
CEL ĆWICZENIA
Celem ćwiczenia jest zapoznanie się studentów z budową i zasadą działania scalonych
liczników asynchronicznych i synchronicznych oraz metodami projektowania liczników jako
automaty synchroniczne.
Podczas realizacji ćwiczenia będą badane właściwości liczników w różnych układach
połączeń i konfiguracji umożliwiających zmianę ich pojemności oraz projektowanie
liczników z przeniesienie szeregowym i równoległym.
REALIZACJA ĆWICZENIA
1. Zapoznać się ze stanowiskiem ćwiczeniowym
2. Pomiar czasu opóźnienia wtórnika emiterowego.
Zmierzyć opóźnienie wnoszone przez wtórnik emiterowy. Uzyskany czas należy
uwzględnić w następnych pomiarach.
+5V
D
74LS126
X1
R9
5k1
R11
WY2
75
WE1
R10
5k1
Vcc
R12
200
-5V
M
WY1
Vcc
Generator
Oscyloskop
Y2
2-CH
Y1
Rys. 1. Schemat ideowy układu pomiaru czasu opóźnienia wtórnika emiterowego.
2
3. Pomiar czasu dostępu pamięci od zmiany adresu.
Wykorzystując elementy dostępne na płytce ćwiczeniowej zaprojektować układ
pomiaru czasu dostępu pamięci EPROM przy zmianie adresu.
Po zatwierdzeniu schematu przez prowadzącego połączyć układ pomiarowy
i przeprowadzić pomiary dla różnych adresów i różnych bitów słowa wyjściowego.
Porównać uzyskane wyniki z danymi katalogowymi.
4. Pomiar czasu dostępu pamięci od zmiany sygnału !CS.
Występujący w następnych pomiarach stan wysokiej impedancji wykrywany jest przy
pomocy dodatkowego dzielnika napięcia przyłączanego do badanego wyjścia pamięci.
W stanie nieaktywnym sygnału !CS dzielnik wymusza na wyjściu poziom napięcia równy
ok. połowie napięcia Ucc. W stanie aktywnym sygnału !CS bufor wyjściowy pamięci
wymusza właściwy stan logiczny, innymi słowy „przeciąga” wyjście dzielnika do
wartości poziomu LOW lub HIGH.
Przebiegi czasowe ilustrujące zasadę pomiaru czasu dostępu pamięci przy sterowaniu
sygnałem !CS przedstawione są na poniższym rysunku.
CS
HI
tA2
HI
Dn
tA1
LOW
Bit czytany
Bit czytany
LOW
HIGH
Poziom wyznaczony
przez dzielnik R9, R10
Rys. 2. Przebiegi czasowe pomiaru czasu dostępu od zmiany sygnału !CS.
Wykorzystując elementy dostępne na płytce ćwiczeniowej zaprojektować układ
pomiaru czasu dostępu pamięci EPROM przy zmianie sygnału !CS.
Po zatwierdzeniu schematu przez prowadzącego połączyć układ pomiarowy
i przeprowadzić pomiary czasów dostępu dla różnych adresów i różnych bitów słowa
wyjściowego. Porównać uzyskane wyniki z danymi katalogowymi.
Przeszkicować z ekranu oscyloskopu kształt uzyskanych przebiegów z zaznaczeniem
kryteriów pomiaru badanych parametrów.
3
5. Pomiar czasu dostępu pamięci od zmiany sygnału !OE.
Wykorzystując elementy dostępne na płytce ćwiczeniowej zaprojektować układ
pomiaru czasu dostępu pamięci EPROM przy zmianie sygnału !CS.
Po zatwierdzeniu schematu przez prowadzącego połączyć układ pomiarowy
i przeprowadzić pomiary czasów dostępu dla różnych adresów i różnych bitów słowa
wyjściowego. Porównać uzyskane wyniki z danymi katalogowymi.
Przeszkicować z ekranu oscyloskopu kształt uzyskanych przebiegów z zaznaczeniem
kryteriów pomiaru badanych parametrów.
Vcc
Vcc
GND
7 x 1 kom
Vcc
A8 – A13
D7
D7
A7
D6
D6
A6
D5
D5
A6,7
R2
A4,5
A3
R3
A5
R4
A4
A3
A2
R5
A2
A1
A1
R6
A0
D4
D4
D3
D3
D2
D2
D1
D1
D0
D0
+5V
R9
5k1
R11
D
WY2
75
R10
5k1
R12
200
A0
R7
-5V
7408
X
74LS126
WE1
Badana pamięć
R1
OE
CS
OE
CS
M
X1
Vcc
WY1
Vcc
Schemat ideowy płytki badania pamięci
4
OPRACOWANIE WYNIKÓW - SPRAWOZDANIE
Sprawozdanie z ćwiczenia powinno zawierać schematy układów do badania
poszczególnych parametrów pamięci oraz wtórnika emiterowego. Wyniki pomiarów umieścić
w tabelach i dokonać porównania zmierzonych parametrów z parametrami katalogowymi
badanych pamięci.
ZALICZENIE ĆWICZENIA
1. Zaliczenie kolokwium wstępnego oraz poprawne wykonanie zadań laboratoryjnych.
2. Złożenie sprawozdania zawierającego opis zadań i wnioski.
ZAGADNIENIA DO PRZYGOTOWANIA PRZED PRZYSTĄPIENIEM
DO ĆWICZENIA
1.
2.
3.
4.
Budowa i zasada działania pamięci RAM i EPROM
Wyjścia trójstanowe układów logicznych i ich parametry.
Magistrale adresowe, danych i sterujące pamięci półprzewodnikowych.
Rozbudowa pamięci, zmiana organizacji - łączenie w bloki o większej pojemności
i większej długości słowa.
5. Parametry dynamiczne pamięci.
6. Metody pomiarów parametrów dynamicznych przebiegów impulsowych.
5. Karta katalogowa pamięci EPROM typu 27C128 i pamięci RAM typu 6116 .
LITERATURA
1. Kalisz J.: Podstawy elektroniki cyfrowej. WKiŁ, Warszawa 2008.
2. Gajewski P., Turczyński J.: Cyfrowe układy scalone CMOS. WKiŁ, Warszawa 1990.
3. Pieńkos J., Turczyński J.: Układy scalone TTL w systemach cyfrowych. WKiŁ, Warszawa
1986.
4. Łakomy M., Zabrodzki J.: Cyfrowe układy scalone. PWN, Warszawa 1986.
5. Misiurewicz P.: Podstawy techniki cyfrowej. WNT, Warszawa, 1985.
6. Głocki W.: Układy cyfrowe. WSiP, Warszawa 2012.
7. Majewski W.: Układy logiczne. WNT, Warszawa 2006.
8. Filipkowski A.: Układy elektroniczne analogowe i cyfrowe. WNT, Warszawa 2006.
10. Misiurewicz P., Grzybek M.: Półprzewodnikowe układy logiczne. WNT, Warszawa 1982.
11. Molski M.: Wstęp do techniki cyfrowej. WKiŁ, Warszawa 1989.
12. Molski M.: Modułowe i mikroprogramowalne układy cyfrowe. WKiŁ, Warszawa 1986.
13. Coffron J.W., Long W.E.: Technika sprzęgania układów w systemach
mikroprocesorowych. WNT, Warszawa 1988.
14. Cwalina Z. i in.: Wybrane układy MOS-LSI. Zastosowania, pomiary. WKiŁ (USC),
Warszawa 1983.
5