Pamięci EEPROM i FLASH stosowane w sprzęcie powszechnego

Pamięci EEPROM i FLASH w sprzęcie powszechnego użytku
Pamięci EEPROM i FLASH stosowane w sprzęcie
powszechnego użytku
Jakub Wojciechowski
A
rtykuł zawiera opis i dane techniczne
popularnych pamięci stosowanych w
sprzęcie powszechnego użytku.
Klasyfikacja pamięci
Układy sterujące wykorzystują pamięci do zapamiętywania danych i programu. Pamięci mogą być sklasyfikowane jako dwie podstawowe grupy:
● pamięci ulotne
● pamięci nieulotne.
Pamięci ulotne tracą swoją zawartość po wyłączeniu
napięcia zasilającego.
Pamięci nieulotne nie tracą zawartości nawet wtedy,
gdy nie są zasilane. Mogą być stosowane do przechowywania np. ustawień użytkownika, ustawień fabrycznych.
W momencie włączenia urządzenia mikroprocesor układu
sterującego inicjuje swoją pracę korzystając z danych
zapisanych w pamięci nieulotnej.
Na rysunku 1 przedstawiono ogólną budowę pamięci.
Pamięć składa się z tablicy N×M, układów detekcji
adresu, układów wejścia / wyjścia, układów kontroli.
Tablica pamięci ma zwykle wymiar prostokątny. Dla
przykładu pamięć o pojemności 131072×8 (128kB) może
być zorganizowana jako 512×256×8. Taki sposób organizacji pozwala na minimalizację budowy układu dekodera
adresów.
Pamięci nieulotne dzielone są na dwie kategorie:
● pamięci, które programowane są w procesie produkcji,
i których zawartość nie jest wymieniana,
● pamięci programowane podczas produkcji, których
zawartość będzie wymieniana podczas programowania w układzie.
Pierwsze z nich są pamięciami zapisywanymi jednokrotnie (OTP – One Time Programmable) i nie mogą być
skasowane, drugi typ zawiera wewnętrzne układy pozwalające na wymianę zawartości pamięci podczas jej pracy
Pamięci EPROM
Pamięci EPROM Erasable-Programmable Read Only
Memory są podstawowym typem pamięci nieulotnych
stosowanych już w latach 60. XX wieku. W latach 70.
aż do 90. pamięci EPROM były podstawowym typem
pamięci nieulotnych.
Pamięć EPROM jest programowana jeden raz w
procesie produkcji i następnie przez cały okres swojego
życia jedynie odczytywana. Pamięć EPROM może być
kasowana poprzez wystawienie jej struktury na działanie
światła ultrafioletowego na czas ok. 30 minut. Praktycznie
więc EPROM zastosowany np. w komputerze nie jest
Układ kontroli
odczytu / zapisu
Sterowanie
Adres
w systemie. Układy te są zaprojektowane tak, że cykl
zapisu i odczytu jest dłuższy i bardziej skomplikowany niż
odczyt danych. Taka obsługa procesu zapis / odczyt ma
za zadanie zabezpieczenie pamięci przed przypadkową
modyfikacją zawartości pamięci.
Pamięci ulotne mogą również być podzielone na dwie
kategorie:
● pamięci, których zawartość nie jest zmieniana tak
długo, jak długo pamięć jest zasilana – są to pamięci
statyczne,
● pamięci, których zawartość jest okresowo odświeżana, aby uniknąć przypadkowej utraty danych w czasie,
gdy pamięć jest zasilana – są to pamięci dynamiczne.
Można zadać pytanie, jaki jest sens stosowania pamięci, których zawartość trzeba odświeżać aby ją utrzymać?
Zaletą pamięci dynamicznych jest ich duża pojemność i
niski koszt w stosunku do pamięci statycznych.
Pamięci należą do grupy układów scalonych, które są standaryzowane na zgodność ze standardem
JEDEC. Standaryzacja obejmuje przyporządkowanie
wyprowadzeń i funkcjonalność układów. Dzięki standaryzacji możliwe jest stosowanie w jednej aplikacji pamięci
wyprodukowanych przez różnych producentów.
starsze bity adresu
wybierające rząd N
Tablica
N×M
bity kolumny M
wybrane z
N rzędów
odczyt
1 bit wybrany
z kolumny M
młodsze bity adresu
wybierające kolumnę M
dane zapisywane
w kolumnie M
N-tego rzędu
Rys.1. Ogólna budowa pamięci
SERWIS ELEKTRONIKI Układ
wejścia /
wyjścia
Dane
Pamięci EEPROM i FLASH w sprzęcie powszechnego użytku
nigdy kasowany, a jedynie odczytywany, działa więc jak
pamięć ROM (Read Only Memory).
Pamięć EPROM zbudowana jest z komórek z tranzystorami MOSFET. Tranzystor taki wyposażony jest w
dwie bramki: sterującą i „pływającą”. Bramka „pływająca”
tranzystora utrzymuje ładunek dostarczony w czasie
programowania. Programowanie polega na przyłożeniu
do bramki sterującej napięcia 12V (w starszych technologiach 21V), co powoduje umieszczenie ładunku w
„pływającej” bramce tranzystora.
Na rysunku 2 przedstawiono schemat blokowy tranzystora MOSFET pojedynczej komórki pamięci EPROM.
Napięcie programujące
Bramka sterująca
Dielektryk
technologii NMOS wymagają napięcia programującego
21V, mają większy pobór mocy i czas dostępu 200-450ns.
Nowsze pamięci wykonywane w technologii CMOS oznaczane jako 27Cxxx wymagają napięcia programującego
na poziomie 12V, pobór mocy przez te pamięci jest
znacznie niższy a czas dostępu wynosi ok. 45ns (zależy
od pojemności pamięci i producenta).
Pamięci EPROM wykorzystują klasyczny interfejs
asynchroniczny. W większości aplikacji pamięć EPROM
jest traktowana jako pamięć ROM – jest tylko odczytywana, zapis do pamięci nie jest stosowany. Wyprowadzenia
Vpp i PGM służą odpowiednio jako wejście napięcia
programującego i wejście włączające programowanie.
Wyprowadzenia te mogą być ustawione w aplikacji jako
nieaktywne i nie będą wówczas wykorzystywane.
Schemat blokowy pamięci EPROM typu 27C64 przedstawiono na rysunku 3.
OE
Bramka pływająca
CE
Dielektryk
Wyjście
komórki
-bit
Dren
Adres
A[12:0]
Podłoże krzemowe Źródło
Rys.2. Schemat blokowy pojedynczej komórki pamięci
EPROM
Gdy do bramki sterującej tranzystora MOSFET przyłożone zostanie napięcie programujące 12V, w bramce
„pływającej” pojawia się ładunek. Bramka pływająca jest
odizolowana i działa jak kondensator z bardzo niewielkim
prądem rozładowującym, dzięki czemu napięcie na bramce pływającej praktycznie nie zmienia się. Naładowana
pływająca bramka, powoduje, że warstwa krzemu pomiędzy źródłem i drenem przewodzi tworząc połączenie
pomiędzy masą a wyjściem komórki pamięci. Odczyt
zawartości takiej komórki daje w wyniku 0. Odczyt komórki
nie zaprogramowanej daje w wyniku 1, ponieważ brak
ładunku w pływającej bramce komórki pamięci powoduje,
że nie ma połączenia wyjścia komórki z masą.
Ładunek z pływającej bramki nie może być usunięty
elektrycznie. Fotony promieniowania UV powodują, że
dielektryk otaczający bramkę zaczyna przewodzić powodując usunięcie ładunku z bramki.
Pamięci EPROM produkowane są z okienkiem pozwalającym na wystawienie struktury pamięci na promieniowanie UV. Pamięci produkowane we wczesnych
latach 80. nie były wyposażane w takie okienka i były to
pamięci programowane jednokrotnie – OTP (One Time
Programmable).
Pamięci EPROM oznaczane są symbolem 27xxx,
gdzie xxx oznacza pojemność pamięci w kB. Pamięci typu
27256, 27512 są bardzo popularne. Inne takie jak: 2708,
2716, 2732, 2764, 27128 są pamięciami starszego typu.
Coraz powszechniej używane są pamięci 27010, (1MB),
27020 (2MB) i 27040 (4MB).
Słowo zapisywane w pamięci EPROM serii 27xxx ma
zwykle długość 8 bitów, dłuższe słowa 16- i 32-bitowe są
spotykane rzadziej.
Starsze pamięci typu 2716, 2732 produkowane w
Układ
wyjściowy
Tablica EPROM
65 536 bitów
Dane
D[7:0]
Rys.3. Schemat blokowy pamięci EPROM typu 27C64
Wyprowadzenia, które są wykorzystywane w aplikacjach pamięci EPROM to:
● CE – Chip Enable – gdy na wyprowadzenie podany
jest stan wysoki, pamięć jest w stanie małego poboru
energii – jest nieaktywna,
● OE – Output Enable – gdy na wyprowadzenie jest
podany stan wysoki, szyna danych pamięci jest utrzymywana w stanie wysokiej impedancji,
● wyprowadzenia szyny adresowej A[xx:0],
● wyprowadzenia szyny danych D[xx:0].
W czasie, gdy na wyprowadzenia CE i OE jest podany
jednocześnie stan niski, na wyjściach D[xx:0] pojawia się
zawartość słowa pamięci o adresie ustawionym przez
szynę adresową A[xx:0]. Zależności czasowe w czasie
odczytu z pamięci przedstawiono na rysunku 4.
CE
OE
A2
A1
A[12:0]
D1
D[7:0]
t OE
D2
t ACC
t OEZ
Rys.4. Zależności czasowe przy odczycie danych z
pamięci EPROM
Gdy wyprowadzenie OE przechodzi w stan niski, dane
spod odpowiedniego adresu po czasie tOE pojawiają się
na wyjściach D[7:0] pamięci i pozostają na wyjściach
SERWIS ELEKTRONIKI Pamięci EEPROM i FLASH w sprzęcie powszechnego użytku
przez czas tACC.
Gdy wyprowadzenie OE staje się nieaktywne - stan
wysoki, szyna danych przechodzi w stan wysokiej impedancji po czasie tOEZ.
Większość mikroprocesorów 8-bitowych jest wyposażona w szynę, która działa w trybie asynchronicznymi, co
pozwala na bezpośrednie sterowanie pamięcią EPROM.
Mikroprocesory 32-bitowe mogą inicjować się w trybie asynchronicznym z zewnętrznej pamięci EPROM i
następnie konfigurować się do pracy w innych trybach.
Pamięci FLASH
Pamięć FLASH jest rozbudowaną pamięcią EPROM,
która może być kasowana i zapisywana elektrycznie bez
konieczności stosowania promieniowania UV. Pamięci
FLASH nie wymagają stosowania drogich obudów z
okienkiem. Pamięci te wykorzystywane są praktycznie we
wszystkich współczesnych urządzeniach: telewizorach,
telefonach komórkowych, urządzeniach przenośnych,
komputerach stacjonarnych, itp.
Podobnie jak pamięci EPROM, pierwsze wersje pamięci FLASH wymagały oddzielnego napięcia programującego. Wkrótce jednak zaczęto produkować pamięci
wymagające tylko jednego napięcia zasilającego.
Struktura pamięci FLASH jest bardzo podobna do
struktury pamięci EPROM. Podstawowe różnice to: bardzo cienka warstwa dielektryka izolującego bramkę pływającą od podłoża oraz możliwość sterowania bramką
sterującą napięciem zmiennym. Komórka programowana
jest poprzez podanie wysokiego napięcia do bramki
sterującej. Pamięci FLASH wyposażono w układy generujące napięcie programujące, nie ma więc konieczności
stosowania kilku napięć zasilających.
Podstawowa różnica pomiędzy pamięciami EPROM
i FLASH widoczna jest w procesie kasowania pamięci.
Podczas usuwania zawartości komórki pamięci do bramki
sterującej podawane jest napięcie ujemne a do źródła
napięcie dodatnie jak to pokazano na rys.5.
-Vkasowania
Bramka sterująca
Dielektryk
Bramka pływająca
Dielektryk
Wyjście
komórki
-bit
Dren
Podłoże krzemowe Źródło
+Vkasowania
Rys.5. Kasowanie komórki pamięci FLASH
Taka kombinacja napięć na bramce sterującej i źródle
powoduje, że z bramki pływającej usuwany jest ładunek.
Pamięci FLASH mają ograniczoną liczbę cykli kasowania. Pierwsze pamięci pozwalały na 100 000 cykli
kasowania, obecnie produkowane pamięci pozwalają na
1 000 000 cykli.
Milion cykli wydaje się liczbą dużą, ale należy pamiętać
że mikroprocesory pracują z częstotliwością dziesiątek
lub setek cykli na sekundę. Jeżeli mikroprocesor zapisuje i kasuje milion komórek pamięci w każdej sekundzie,
konieczne jest stosowanie w systemie pamięci FLASH
o odpowiednich parametrach i odpowiednio używanej
– nie kasowanej zbyt często, aby zwiększyć jej czas
życia w systemie. Systemy mikroprocesorowe zwykle
wyposażone są w algorytmy zapewniające ograniczenie
cykli kasowania pamięci tak, aby nie przekroczyć dopuszczalnej liczy cykli kasowania pamięci w spodziewanym
czasie życia systemu.
Prosty algorytm może polegać na tym, że oprogramowanie systemu jest aktualizowane tylko kilka razy w roku.
Bardziej skomplikowane algorytmy sprawdzają, jak
często kasowane są wydzielone obszary pamięci i w
zależności od tego podejmowana jest decyzja, w którym
obszarze umieszczać dane.
Pamięci FLASH są oferowane jako dwa typy: NOR i
NAND. Tablica pamięci NOR jest dostępna bezpośrednio i dlatego pamięci te są stosowane do zapisu danych
inicjujących system i programu.
Pamięci typu NAND mają architekturę, która pozwala
na sekwencyjny dostęp do zawartości pamięci. Pamięci
NAND są dzielone na strony zawierające typowo 256 lub
512 bajtów. Każda strona jest dostępna jako oddzielna
jednostka pamięci.
Pamięci NAND nie pozwalają więc na bezpośredni
dostęp tak jak pamięci NOR. Są wolniejsze i wymagają
bardziej rozbudowanych układów interfejsów. W zamian
za to oferują duże pojemności i są stosowane do przechowywania dużej ilości danych.
Jeżeli w pamięci NAND przechowywane są dane programu, to konieczne jest przed ich użyciem przepisanie
ich do pamięci RAM.
Pamięci NAND są szeroko stosowane w urządzeniach
elektroniki użytkowej, takich jak cyfrowe aparaty fotograficzne lub jako pamięci nieulotne w systemach cyfrowych.
Pamięci NOR wykorzystywane jako pamięci tylko do
odczytu mogą być sterowane przez prosty interfejs asynchroniczny podobnie jak pamięci EPROM. Stosowane są
w systemach procesorowych do przechowywania danych
inicjujących system.
Zapis do pamięci FLASH wymaga najpierw wyczyszczenia komórki, a następnie zapisu bitu. Proces kasowania komórki trwa dłużej niż odczyt z komórki i wymaga
podania do bramki i źródła odpowiedniego napięcia.
Proces kasowania pojedynczych komórek trwałby zbyt
długo i wymagałby stosowania układów przełączających
dla każdej komórki. Zamiast tego pamięć dzielona jest na
bloki wielu komórek, które są kasowane jednocześnie.
Pamięci FLASH są segmentowane w bardzo różny
sposób – zależy to od producenta i typu pamięci. Dzięki
segmentacji nie ma potrzeby kasowania całej pamięci
i bloki zawierające szczególnie ważne informacje są
chronione. Kasowanie bloku pamięci wymaga relatywnie
długiego czasu, jeśli porównać ten czas z czasem trwania
cyklu zegarowego procesora. Do kasowania stosowane
są specjalne algorytmy wymagające odpowiedniej sekwencji komend umożliwiającej dostęp do kasowanych
obszarów.
SERWIS ELEKTRONIKI Pamięci EEPROM i FLASH w sprzęcie powszechnego użytku
Nowoczesne pamięci FLASH wymagają pojedynczego
napięcia zasilającego i zawierają wewnętrzne układy do
wytwarzania niestandardowych napięć programujących
i kasujących. Układ sterujący określa, który blok pamięci
w danym momencie czasu podlega kasowaniu lub zapisywaniu.
Pamięć FLASH MX25L512
Pamięć MX25L512 jest pamięcią FLASH o pojemności
512kb skonfigurowana jako 65 536 × 8 bitów. Układ posiada szeregowy interfejs SPI sterowany szyną trójprzewodową. Szynę stanowią sygnały: SCLK – sygnał zegarowy,
SI – sygnał danych wejściowych, SO – sygnał danych
wyjściowych. Wejście CS zezwala na dostęp poprzez
interfejs SPI. Pamięć pozwala na sekwencyjny odczyt
całej zawartości. Po wysłaniu komendy programowania
/ kasowania pamięci następuje wykonanie algorytmów
programowania / kasowania i weryfikacji strony pamięci
lub sektora / bloku pamięci. Komenda programowania
powoduje programowanie całej strony pamięci (256 bajtów), komenda kasowania pamięci powoduje kasowanie
4 kilobajtowych sektorów.
Gdy pamięć nie wykonuje żadnej operacji i na wejściu
CS jest stan wysoki, układ przechodzi w tryb Standby, w
którym pobór prądu jest mniejszy niż 10µA. Minimalna
ilość cykli programowania i kasowania komórki pamięci
wynosi 100 000.
Właściwości pamięci MX25L512 przedstawiono w
tablicy 1.
Tablica1. Właściwości układu MX25L512
Napięcie zasilania
1.6V- 6V
Pobór prądu w trybie pracy
maks.150mA
Pobór prądu w trybie Standby maks.4mA
524288× 1bit
Organizacja pamięci
16 sektorów po 4kB każdy
Interfejs
Kasowanie pamięci
Częstotliwość zegara
Czaskasowania
Ilość cykli kasowania / zapisu
szeregowy,trójprzewodowy,SPI
Mode0iMode3
każdy sektor może być kasowany
indywidualnie
85MHzi66MHz
maks.120ms/sektor
maks. 2s / cała pamięć
105
Pamięci produkowane są w obudowach SOP8, SON8.
W tablicy 2 przedstawiono opis wyprowadzeń układów.
Tablica2. Opis wyprowadzeń układu MX25L512
1
2
3
4
5
6
7
8
CS– włączanie układu
SO– wyjście danych szeregowych
WP– blokadazapisu
GND– masa
SI– wejście danych szeregowych
SCLK– wejście zegarowe
HOLD– zatrzymanie pracy pamięci bez wyłączania układu
VCC– napięcie zasilania 3.3V
Na rysunku 6 przedstawiono rozkład wyprowadzeń
układu MX25L512.
SON8
SOP8
CS
1
8
VCC
CS
1
8
VCC
SO
2
7
HOLD
SO
2
7
HOLD
WP
3
6
SCLK
WP
3
6
SCLK
GND
4
5
SI
GND
4
5
SI
Rys.6. Wyprowadzenia układu MX25L512
Pamięci EEPROM
Pamięci EEPROM (Electrically Erasable Programmable ROM) są pamięciami nieulotnymi. Indywidualne bajty
tych pamięci mogą być kasowane bez wpływu na zawartość komórek sąsiednich. Pamięci te zwykle nie mają
dużych pojemności. Stosowane są w aplikacjach, gdzie
wymagane są reprogramowalne obszary pamięci ROM.
Przechowywane są w nich dane konfiguracyjne systemu.
Pamięci EEPROM można podzielić w zależności
interfejsu na szeregowe i równoległe.
Szeregowe pamięci EEPROM produkowane są w
małych obudowach DIP i SOIC i mają pojemności rzędu
kilku - kilkudziesięciu kB. Szeregowy interfejs, małe rozmiary pamięci i niski pobór mocy sprawiają, że pamięci
te są bardzo praktyczne do przechowywania danych o
numerze seryjnym urządzenia, danych produkcyjnych i
konfiguracyjnych.
Równoległe pamięci EEPROM są ciągle dostępne i
mają oznaczenia 28xx. Są one kompatybilne pod względem wyprowadzeń i funkcji (dla odczytu) z pamięciami
EPROM serii 27xxx.
Pamięci szeregowe EEPROM są bardzo popularne
jako nieulotne pamięci o małej pojemności. Ponieważ
interfejs szeregowy wymaga niewielkiej liczby wyprowadzeń, pamięci są produkowane w obudowach DIP
8-nóżkowych lub 5-nóżkowych SOT23s.
Komórka pamięci EEPROM zbudowana jest podobnie
do komórki pamięci EPROM, stanowi ją tranzystor polowy o dwóch bramkach – sterującej i pływającej. Różnica
leży w warstwie tlenkowej, która w pamięci EEPROM jest
cieńsza i pozwala na wystąpienie zjawisk tunelowych
przy sterowaniu tranzystora za pomocą bramki sterującej. Przyłożenie odpowiednio wysokiego napięcia do tej
bramki powoduje gromadzenie się lub rozładowywanie
ładunku elektronów na bramce pływającej. Jeśli bramka
pływająca zostanie naładowana ładunkiem elektronów,
to wytworzone przez nie napięcie będzie blokowało w
trakcie normalnej pracy funkcje tranzystora polowego –
będzie to komórka ze stanem logicznym 0. Jeśli ładunek
bramki pływającej zostanie rozładowany, to przestanie
ona wpływać na pracę tranzystora – będzie to komórka
ze stanem logicznym 1.
Kasowanie i programowanie komórki odbywa się na
drodze elektrycznej, pamięci EEPROM można programować nową zawartością bezpośrednio w układzie cyfrowym, bez konieczności ich wyjmowania i naświetlania
SERWIS ELEKTRONIKI Pamięci EEPROM i FLASH w sprzęcie powszechnego użytku
światłem UV jak w przypadku zwykłych pamięci EPROM.
Pamięć wytrzymuje kilkanaście tysięcy cykli kasowania.
PDIP/SOP/TSOP
Pamięci EEPROM 24LC01 / 24LC02
Układy 24LC01 / 24LC02 są szeregowymi pamięciami
EEPROM o pojemnościach odpowiednio 1024 / 2048
bitów. Komórki pamięci zawierają tranzystory polowe
CMOS z pływającą bramką. Obszar pamięci zorganizowany jest jako matryca 128 (24LC01) / 256 (24LC02) słów
8-bitowych. Układy są przystosowane do pracy zarówno
w urządzeniach przemysłowych, jak i powszechnego
użytku, gdzie wymagany jest niewielki pobór mocy i praca
z małym napięciem zasilania. Układy sterowane są dwuprzewodową szyną I2C. Do tej samej szyny podłączone
może być do ośmiu układów pamięci.
Wyprowadzenie WP służy do blokowania zawartości
pamięci przed przypadkowym zapisem.
Właściwości pamięci 24LC01 / 24LC02 przedstawiono
w tablicy 3.
Tablica3. Właściwości układów
24LC01/24LC02
Napięcie zasilania
2.4V- 5.5V
Pobór prądu w trybie pracy
maks.5mA
Pobór prądu w trybie Standby maks.5mA
24LC01– 128 słów 8-bitowych
Organizacja pamięci
24LC02– 256 słów 8-bitowych
Interfejs
szeregowy,dwuprzewodowy,I2C
Kasowanie pamięci przed
automatyczne
zapisem
Czasprzechowywania
40lat
danych
Ilość cykli kasowania / zapisu 106
Częstotliwość zegara
maks.100kHz
Czaszapisu
maks.10ms
Pamięci produkowane są w obudowach SIP8, SO8,
TSSOP8.
W tablicy 4 przedstawiono opis wyprowadzeń układów.
Tablica4. Opis wyprowadzeń układów
24LC01/24LC02
1
2
3
4
5
6
7
8
A0– wejście adresowe
A1– wejście adresowe
A2– wejście adresowe
VSS– masa
SDA– wejście / wyjście danych
SCL– wejście zegarowe
WP– blokadazapisu
VCC– napięcie zasilania
A0
1
8
VCC
A1
2
7
WP
A2
3
6
SCL
VSS
4
5
SDA
Rys. 7. Wyprowadzenia układów 24LC01 / 24LC02
4000 słów 8 bitowych (4k × 8). Pamięć przystosowana jest
do odczytu sekwencyjnego lub przypadkowego. Trzy linie
adresowe pozwalają na przyłączenie do ośmiu układów do
tej samej szyny sterującej. Układ może pracować w dwóch
trybach: standard - maks. częstotliwość zegara 100kHz lub
fast - maks. częstotliwość zegara 400kHz.
Właściwości pamięci 24C32 przedstawiono w tablicy 5.
Tablica5. Właściwości układu 24C32
Napięcie zasilania
Pobór prądu w trybie zapisu
Pobór prądu w trybie odczytu
Pobór prądu w trybie Standby
Organizacja pamięci
Interfejs
Czasprzechowywania
danych
Ilość cykli kasowania / zapisu
Częstotliwość zegara
Czaszapisubajtulubstrony
Odporność na wyładowania
elektrostatyczne
4.5V- 5.5V
maks.3mA
maks.150µA
maks.5µA
4000 słów 8-bitowych
szeregowy,dwuprzewodowy,I2C
200lat
106
100kHzlub400kHz
typ.5ms
>4000V
Pamięci produkowane są w obudowach SIP8, SO8,
TSSOP8.
W tablicy 6 przedstawiono opis wyprowadzeń układów.
Tablica6. Opis wyprowadzeń układów
24LC01/24LC02
1
2
3
4
5
6
7
8
A0– wejście adresowe
A1– wejście adresowe
A2– wejście adresowe
VSS– masa
SDA– wejście / wyjście danych
SCL– wejście zegarowe
–
VCC– napięcie zasilania
Na rysunku 8 przedstawiono rozkład wyprowadzeń
układu 24C32.
PDIP/SOIC
Na rysunku 7 przedstawiono rozkład wyprowadzeń
układów 24LC01 / 24LC02.
Pamięć EEPROM 24C32
Układ scalony 24C32 firmy Microchip jest szeregową
pamięcią EEPROM o pojemności 32kb zorganizowanej jako
A0
1
8
VCC
A1
2
7
NC
A2
3
6
SCL
VSS
4
5
SDA
Rys.8. Wyprowadzenia układu 24C32
}
SERWIS ELEKTRONIKI