Budowa i badanie działania przerzutników RS i przerzutników LATCH

Budowa i badanie działania przerzutników RS i przerzutników LATCH

Instytut Fizyki UMCS. Pracownia Elektroniki.
Opis ćwiczenia studenckiego
Budowa i badanie działania przerzutników RS i przerzutników
LATCH.
1. Cel ćwiczenia.
Celem ćwiczenia jest poznanie budowy, zasad działania oraz możliwości zastosowania
najprostszych cyfrowych układów sekwencyjnych.
2. Zakres ćwiczenia.
a) Budowa przerzutników RS złożonych z bramek NAND a następnie z bramek NOR.
b) Badanie zależności stanów logicznych wyjść przerzutników RS od rozmaitych sekwencji
stanów logicznych na wejściach.
c) Budowa przerzutnika LATCH zawierającego przerzutnik zbudowany z bramek NAND a
następnie zawierającego przerzutnik zbudowany z bramek NOR.
d) Badanie zależności stanów logicznych wyjść przerzutników LATCH od podawanych
sekwencji stanów logicznych na wejścia przerzutnika.
e) Określenie faz wprowadzania i przechowywania informacji (bitu) przez przerzutniki
LATCH.
3. Informacje wprowadzające.
a)
b)
c)
d)
e)
f)
Student powinien:
znać symbole elementów logicznych,
znać podstawy algebry Boola,
posiadać umiejętność budowy prostego układu elektrycznego na podstawie schematu,
poprawnie interpretować stany logiczne na podstawie wskazań diodowego wskaźnika
stanów,
sporządzić wykres zmieniających się w czasie stanów logicznych na wejściach i wyjściach układu logicznego.
Przekształcać bramki NAND i NOR w zaprzeczenie logiczne.
W ćwiczeniu badamy cyfrowe układy sekwencyjne zbudowane z bramek TTL. W układzie sekwencyjnym stan wyjścia (wyjście może być wieloprzewodowe) zależy nie tylko od
aktualnie istniejącej kombinacji stanów logicznych na wejściach układu – jak to jest w układach kombinacyjnych - ale także od kolejności (w czasie) podawania określonych stanów
logicznych na rozmaite wejścia układu.
4. Wymagana aparatura
a) zasilacz napięcia stałego 5 V,
b) układ scalony 7400 zamontowany na płytce z gniazdkami,
c) układ scalony 7402 zamontowany na płytce z gniazdkami,
d) ręczny generator stanów logicznych,
e) diodowy wskaźnik stanów logicznych,
f) przewody połączeniowe.
5. Literatura
a) Roman Śledziewski: „Elektronika dla Fizyków”. PWN. Warszawa, 1982.
b) L. Gładyszewski, M. Subotowicz: „Pracownia Elektroniki”. Skrypt UMCS. Lublin, 1972.
c) Bogdan Moeschke, Grzegorz Płoszajski: „Elektronika”. Wydawnictwa Szkolne i
Pedagogiczne. Warszawa 1988.
6. Wykonanie ćwiczenia.
Uwaga: Badane w tym ćwiczeniu układy należy zbudować solidnie – tak aby podczas
przeprowadzanych badań nie wystąpiły przerwy w połączeniach pomiędzy przerzutnikiem a
generatorem ręcznym oraz pomiędzy bramkami tworzącymi przerzutnik; przed włożeniem
wtyczki bananowej do gniazdka należy sprawdzać połączenie wtyczki z przewodem (zlikwidować ewentualne luzy), a po włożeniu wtyczki - jakość kontaktu pomiędzy wtyczką a
gniazdkiem.
a) Zbadać działanie przerzutnika RS (rys. 1) zbudowanego z dwuwejściowych bramek
NAND.
Przerzutnik budujemy dokonując potrzebnych połączeń obejmujących dwie bramki
NAND w układzie scalonym UCY7400 zamontowanym na płytce z gniazdkami. Następnie
budujemy zestaw badawczy złożony z utworzonego przerzutnika RS, zasilacza, generatora
ręcznego stanów logicznych, wskaźnika diodowego stanów logicznych.
Rys. 1. Przerzutnik RS zbudowany z bramek NAND. Standardowo wyjścia przerzutnika RS
oznacza się jako Q i
, jednak ponieważ w przerzutniku z rys. 1 podczas istnienia zer
logicznych na obu wejściach istnieje jedynka logiczna na obu wyjściach, oznaczenia Q i
zostały zapisane w cudzysłowach.
Rys. 2. Zmieniające się w czasie przebiegi stanów logicznych podawane na wejścia R i S
przerzutnika.
Na wejścia przerzutnika podajemy sekwencję stanów logicznych zmieniających się
w czasie wg rys. 2 i, określając za pomocą diodowego wskaźnika stany logiczne na
wyjściach przerzutnika, uzupełniamy wykres z rys. 2, rysując pod wykresem zmieniających
się w czasie przebiegów stanów logicznych na wejściach R i S odpowiadające im przebiegi
stanów logicznych na wyjściach Q i
przerzutnika.
Rys. 3. Schemat badawczy praktyczny układu badawczego przerzutnik RS.
Na rys. 3 został pokazany praktyczny schemat układu badawczego zawierający
diodowy wskaźnik stanów logicznych ze wspólnym zerem (świecenie diody w takim
wskaźniku sygnalizuje obecność jedynki logicznej).
b) Zbadać działanie przerzutnika RS zbudowanego z dwuwejściowych bramek NOR (rys. 4).
Przerzutnik budujemy dokonując potrzebnych połączeń obejmujących dwie bramki
NAND w układzie scalonym UCY7402 (ew. UCY6402) zamontowanym na płytce z
gniazdkami. Następnie budujemy zestaw badawczy złożony z utworzonego przerzutnika RS,
zasilacza, generatora ręcznego stanów logicznych, wskaźnika diodowego stanów logicznych.
Możemy tu wykorzystać przedstawiony na rys. 3 praktyczny schemat układu badawczego
(oraz zamieszczone przy nim uwagi), zamieniając płytkę z bramkami NAND płytką z
bramkami NOR. Na wejścia przerzutnika podajemy sekwencję stanów logicznych
zmieniających się w czasie wg rys. 2 i, określając za pomocą diodowego wskaźnika stany
wyjść przerzutnika, uzupełniamy wykres z rys. 2 rysując pod wykresem zmieniających się w
czasie przebiegów stanów logicznych na wejściach R i S odpowiadające im przebiegi stanów
logicznych na wyjściach Q i
przerzutnika.
Rys. 4. Przerzutnik RS zbudowany z bramek NOR. Standardowo wyjścia przerzutnika RS
oznacza się jako Q i
, jednak ponieważ w przerzutniku z rys. 1 podczas istnienia jedynek
logicznych na obu wejściach istnieje zero logiczne na obu wyjściach, oznaczenia Q i
zostały zapisane w cudzysłowach.
c) Zbadać działanie przerzutnika LATCH zbudowanego na bazie bramek NAND jako
elementarnej komórki pamięci.
Wykorzystując płytkę z układem scalonym UCY7400 (4 dwuwejściowe bramki
NAND) oraz płytkę z układem scalonym UCY7432 (albo odpowiednikiem; zawierającym 4
dwuwejściowe bramki OR) budujemy przedstawiony na rys. 5 przerzutnik LATCH.
Rys. 5. Przerzutnik LATCH zbudowany na bramkach NAND.
Jako zaprzeczenie logiczne należy wykorzystać jedną z bramek NAND w układzie
scalonym UCY7400, np. łącząc ze sobą oba wejścia bramki w jedno wejście. Po włączeniu
zasilacza (zasilającego płytki z układami scalonymi oraz generator ręczny) na wejście D (tzw.
wejście danych) oraz na wejście C (tzw. wejście zegarowe) podajemy z generatora ręcznego
sekwencję stanów logicznych zmieniających się w czasie zgodnie z rys. 6, rysujemy pod
wykresem zmieniających się w czasie przebiegów stanów logicznych na wejściach D i C
odpowiadające im przebiegi stanów logicznych na wyjściach Q i
przerzutnika. Następnie
na wykonanym rysunku określamy: fazę transmisji z wejścia D na wyjście układu (Q i )
sygnału cyfrowego, moment „zatrzaśnięcia” (zapamiętania) aktualnie podawanej na wejście
D cyfry i fazę przechowywania „zatrzaśniętej” cyfry – dla cyfr 1 i 0. Określić, na którym
wyjściu układu przechowywana cyfra jest reprezentowana wprost, na którym jako jej
zaprzeczenie.
Rys. 6. Sekwencja stanów logicznych podawanych na wejście przerzutnika LATCH.
d) Zbadać działanie przerzutnika LATCH zbudowanego na bazie bramek NOR jako
elementarnej komórki pamięci.
Wykorzystując płytkę z układem scalonym UCY7402 (albo odpowiednik
zawierający 4 dwuwejściowe bramki NOR) oraz płytkę z układem scalonym UCY7408
(zawierającym 4 dwuwejściowe bramki AND) budujemy przedstawiony na rys. 7 przerzutnik
LATCH.
Jako zaprzeczenie logiczne należy wykorzystać jedną z bramek NOR w układzie
scalonym UCY7402, np. łącząc ze sobą oba wejścia bramki w jedno wejście. Po włączeniu
zasilacza (zasilającego płytki z układami scalonymi oraz generator ręczny) na wejście D (tzw.
wejście danych) oraz na wejście C (tzw. wejście zegarowe) podajemy z generatora ręcznego
sekwencję stanów logicznych zmieniających się w czasie zgodnie z rys. 8, rysujemy pod
wykresem zmieniających się w czasie przebiegów stanów logicznych na wejściach D i C
odpowiadające im przebiegi stanów logicznych na wyjściach Q i
przerzutnika. Następnie
na wykonanym rysunku określamy: fazę transmisji z wejścia D na wyjście układu (Q i )
sygnału cyfrowego, moment „zatrzaśnięcia” (zapamiętania) aktualnie podawanej na wejście
D cyfry i fazę przechowywania „zatrzaśniętej” cyfry – dla cyfr 1 i 0. Określić, na którym
wyjściu układu przechowywana cyfra jest reprezentowana wprost, na którym jako jej zaprzeczenie.
Rys. 7. Przerzutnik LATCH zbudowany na bramkach NOR.
Rys. 8. Sekwencja stanów logicznych podawanych na wejście przerzutnika LATCH.
7. Prezentacja wyników.
W sprawozdaniu z wykonania ćwiczenia należy zamieścić schematy logiczne
zbudowanych układów cyfrowych zawierające elementy logiczne (bramki cyfrowe) dokładnie
takie, jakie zostały wykorzystane do budowy badanych układów.
Wyniki prezentujące działanie układów należy przedstawić w postaci stosownych wykresów
czasowych zmian stanów logicznych występujących na wejściach i wyjściach badanych
układów.
Na wykresach czasowych przerzutników LATCH należy zaznaczyć i opisać:
fazy i momenty: transmisji informacji (cyfry) z wejścia D na wyjście układu,
przechowywania „zatrzaśniętej” informacji cyfry, moment „zatrzaśnięcia” (zapamiętania) aktualnie podawanej na wejście D cyfry – dla cyfr 1 i 0.
Roman Kazański. 22 października 2012r.