laboratoria elektryczne

POLITECHNIKA ŚLĄSKA
WYDZIAŁ INŻYNIERII ŚRODOWISKA I ENERGETYKI
INSTYTUT MASZYN I URZĄDZEŃ ENERGETYCZNYCH
LABORATORIUM ELEKTRYCZNE
Elementy układów techniki cyfrowej
(E – 10)
Opracował: Dr inż. Włodzimierz OGULEWICZ
3
1. Cel ćwiczenia
Celem ćwiczenia jest poznanie zasad działania elementów układów techniki
cyfrowej, wykonanych w technologii układów scalonych, oraz zdobycie umiejętności
ich
identyfikacji.
Znajomość
elementów
umożliwi
ćwiczącemu
wykonanie
i przebadanie kilku prostych aplikacji badanych elementów w różnych układach.
2. Wprowadzenie
System liczenia, w którym przywykliśmy wykonywać wszystkie rachunki, jest
systemem dziesiętnym (decymalnym). W systemie tym rozporządzamy dziesięcioma
różnymi stanami reprezentowanymi cyframi: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Jest on
najbardziej rozpowszechnionym systemem przedstawiania liczb i dokonywania
obliczeń nieautomatycznych. Natomiast z punktu widzenia obliczeń wykonywanych
przez maszyny cyfrowe szczególnie korzystny jest dwójkowy (binarny) system
przedstawiania liczb reprezentowany dwoma stanami: załączony – wyłączony, wysoki
poziom napięcia H (ang. High) – niski poziom napięcia L (ang. Low), przedstawiany
przeważnie zwyczajowo, choć niejednoznacznie dwoma cyframi: 1 i 0.
Niejednoznaczność wynika z oznaczania symbolami 1 i 0 zarówno „prawdy”
i „fałszu” w algebrze Boole’a, jak również stanów logicznych: 1 – stan wysoki
napięcia, 0 – stan niski (chociaż prawdą może być stan niski – 0).
Niezależnie od tego, czy rozpatrujemy stykowe czy bezstykowe elementy
logiczne, to mamy do czynienia z binarnym systemem liczbowym i jako zasadę
przyjmiemy konwencję logiki dodatniej. Dla urządzeń bezstykowych umownie
przyjmujemy np. poziom napięcia bliski napięciu zasilania jako jedynkę logiczną (stan
wysoki) – 1, a poziom bliski masie sygnałowej np. 0 V za zero logiczne (stan niski) –
0. W układach stykowych stan zamknięcia styków odpowiadać będzie jedynce
logicznej, a stan otwarcia styków logicznemu zeru.
4
2.1. Układy cyfrowe
Układ cyfrowy (ang. digital circuit), to rodzaj układu elektronicznego, w którym
sygnały napięciowe przyjmują tylko określoną liczbę poziomów. Najczęściej liczba
poziomów napięć jest równa dwa, a poziomom przypisywane są cyfry 0 i 1. Układy
cyfrowe realizują operacje zgodnie z algebrą Boole’a i z tego powodu nazywane są też
układami logicznymi (ang. logic circuit).
Do budowy układów cyfrowych wykorzystuje się bramki logiczne tzw. funktory
(funktor – element realizujący funkcję), wykonujące elementarne operacje znane
z algebry Boole’a: negację (NOT), iloczyn logiczny prosty (AND) lub zanegowany
(NAND), sumę logiczną (OR czy NOR), różnicę symetryczną (XOR lub EXOR) itp.
Stopień skomplikowania i miniaturyzacja współczesnych układów elektronicznych
spowodowały, że bramki, przerzutniki oraz większe bloki funkcjonalne do
mikroprocesora włącznie wykonuje się jako układy scalone.
Najbardziej rozpowszechnione obecnie są dwie technologie wykonywania
scalonych układów logicznych: technologia TTL (ang. Transistor-Transistor Logic) –
bramki bipolarne oraz technologia CMOS (ang. Complementary MOS) – bramki
unipolarne.
2.2. Funkcje logiczne. Algebra Boole’a
W praktyce wielokrotnie zachodzi potrzeba utworzenia nowych sygnałów
cyfrowych (sygnały wyjściowe), powiązanych logicznie z już istniejącymi sygnałami
cyfrowymi (sygnały wejściowe). Powoduje to konieczność skonstruowania układu
przetwarzającego logiczne sygnały wejściowe na wyjściowe. Układem
przetwarzającym jest oczywiście cyfrowy układ logiczny. Jeżeli układ zawiera
wyłącznie elementy binarne, to zarówno sygnały wejściowe, jak i wyjściowe mogą
przyjąć jedną z dwu wartości logicznych. Wartość logiczną sygnału można wyrazić za
pomocą zmiennej logicznej. Zmienna logiczna przybiera tylko dwie wartości: prawda
– 1 (element działa) i fałsz – 0 (element nie działa). Zmienne logiczne oznacza się
symbolami matematycznymi (np. wejściowe literami małymi: a, b, c, d....itd.,
a wyjściowe dużymi: X, Y, Z,…..itd.).
Związki logiczne, zachodzące pomiędzy sygnałami wejściowymi i wyjściowymi,
opisuje się za pomocą funkcji logicznych. Funkcje te nazywane są również operacjami
logicznymi, czy funkcjami boolowskimi. Jeżeli elektryczny sygnał dwustanowy
potraktujemy jak zmienną logiczną, to działanie układów cyfrowych można
5
przedstawić jako wykonanie operacji logicznych na tych zmiennych. Inaczej mówiąc,
sygnał wyjściowy jest funkcją sygnałów wejściowych w sensie algebry Boole’a.
Podstawowymi operacjami (funkcjami) logicznymi algebry Boole’a są:
· Negacja (dopełnienie – operacja jednoargumentowa „ ¯ ”, NOT – nie).
· Suma logiczna (alternatywa – działanie dwuargumentowe „ + ” OR – lub).
· Iloczyn logiczny (koniunkcja – działanie dwuargumentowe „ · ” AND – i).
Działania na zmiennych logicznych podlegają podstawowym prawom algebry
Boole’a, wynikającym z definicji tej algebry:
a+b=b+a
prawo przemienności dodawania
a×b = b×a
prawo przemienności mnożenia
(a + b) + c = (b + c) + a = (a + c) + b prawo łączności dodawania
(a × b ) × c = ( b × c ) × a = ( a × c ) × b
prawo łączności mnożenia
a × ( b + c) = a × b + a × c
prawo rozdzielności mnożenia
(a + b ) × (a + c ) = a + b × c
prawo rozdzielności dodawania
a +a×b = a
prawo absorpcji (reguła sklejania sumy)
(a + b ) × a = a
prawo absorpcji (reguła sklejania iloczynu)
a ×a = 0
a + a =1
Korzystając z powyższego, można wykazać słuszność następujących twierdzeń:
a + a = a; a×a = a;
a +0 = a;
a ×1 = a ;
a×b + b = a + b ;
a×b + b = a + b .
a + 1 = 1;
a ×0 = 0;
a = a;
Szczególne znaczenie przy przekształceniach (zwłaszcza minimalizacji) wyrażeń
boolowskich mają twierdzenia, zwane prawami de Morgana.
a + b +c = a×b×c
prawo de Morgana dla negacji sumy,
prawo de Morgana dla negacji iloczynu.
a×b×c = a +b +c
Oprócz podstawowych funkcji logicznych algebry Boole’a (sumy – OR, iloczynu
– AND i negacji –NOT) w zastosowaniach praktycznych ogromne znaczenie mają:
· Funkcja Sheffera: a | b = a + b = a × b występująca pod nazwą NAND (tak jak
i jej funktor ≡ bramka). Określenie NAND jest złożeniem wyrazów Not –
AND.
· Funkcja Pierce’a: a ¯ b = a × b = a + b występująca pod nazwą NOR (tak jak
i jej funktor ≡ bramka). Określenie NOR jest złożeniem wyrazów Not – OR.
Zarówno zbiór funktorów NAND, jak i NOR pozwala samodzielnie zrealizować
dowolną funkcję logiczną (system funkcjonalnie pełny).
6
· Suma modulo 2 (nierównoważność): a Å b = a º b = a × b + a × b występująca
pod nazwą XOR lub EXOR (tak jak i jej funktor ≡ bramka). Określenie
EXOR jest złożeniem wyrazów EXclusive – OR, w skrócie XOR.
· Równoważność:
a Ä b = (a º b ) = a × b + a × b = a Å b
występująca
pod
nazwą EXNOR (tak jak i jej funktor ≡ bramka). Określenie EXNOR jest
złożeniem wyrazów EXclusive – Not – OR.
W postaci układu scalonego produkowana jest również bramka złożona realizująca
funkcję: Y = a × b + c × d , występująca pod nazwą AOI. Określenie AOI jest złożeniem
wyrazów AND – OR – INVERT (Inwerter – podzespół elektroniczny wykonujący
funkcję logiczną negacji – NOT).
2.3. Klasyfikacja układów cyfrowych
Ze względu na sposób przetwarzania informacji rozróżnia się dwie główne klasy
układów logicznych:
· układy kombinacyjne – w których stan sygnałów wyjściowych zależy tylko
od stanu sygnałów wejściowych (układy bez sprzężeń zwrotnych),
· układy sekwencyjne – w których stan sygnałów wyjściowych zależy nie
tylko od bieżących, lecz również od poprzednich wartości sygnałów
wejściowych. Układy sekwencyjne mają właściwość pamiętania stanów
logicznych (zawierają komórki pamięci – przerzutniki).
Układy logiczne dzielą się również na: synchroniczne i asynchroniczne.
Synchroniczne zmieniają stany wyjść, zgodnie ze zmianą taktu generatora
synchronizującego, asynchroniczne w czasie bieżącym (zależnym tylko od czasu
propagacji sygnału przez układ – kilka, kilkanaście [ns]).
2.3.1. Układy kombinacyjne
Proste kombinacyjne układy cyfrowe nazywane bramkami (funktorami) realizują
funkcje logiczne jednej lub wielu zmiennych logicznych Y = f(a1, a2, a3,.....ak,.......an).
Realizację praktyczną układu kombinacyjnego przeprowadza się po minimalizacji
(przeważnie do postaci kanonicznej) funkcji boolowskiej. Minimalizacji można
dokonywać różnymi metodami: algebraiczną, funkcjonałów, tablic (siatek) Karnaugha,
Quine’a – Mc Cluskeya itp. W technice układów scalonych oprócz podstawowych
bramek logicznych (NAND, NOR, NOT, AND, OR, XOR, EXNOR, AOI
i wzmacniaczy cyfrowych) realizowane są również układy specjalizowane:
7
· sumatory binarne (układy dodawania liczb binarnych),
· komparatory cyfrowe (układy porównywania dwu liczb binarnych),
· układy zamiany kodów, w tym:
§ dekodery (układy zamieniające liczbę n – bitową na słowo w kodzie
jeden z n {1 z n}),
§ kodery (układy zamieniające słowo w kodzie jeden z n {1 z n} na
słowo w innym kodzie),
§ transkodery (układy zamieniające słowo w jednym kodzie na słowo
w innym kodzie),
n
· multipleksery (układy o 2 wejściach i jednym wyjściu oraz n wejściach
adresowych),
· demultipleksery (układy o jednym wejściu i 2n wyjściach oraz n wejściach
adresowych),
· programowalne struktury logiczne (układy PAL i PLA). Oba układy mają
matryce o programowalnych połączeniach. Układ PLA (ang. Programable
Logic Arrays) jest bardziej „elastyczny łączeniowo” od układów PAL (ang.
Programable Array Logic) [3].
2.3.1.1. Podstawowe bramki logiczne
Bramka OR jest układem cyfrowym o dwu lub większej liczbie wejść i realizuje
funkcje sumy logicznej zmiennych wejściowych. Symbole trójwejściowej bramki OR
oraz tablice wartości funkcji (tablice prawdy) przedstawiono na rysunku 1.1. Symbole
stosowane w Unii Europejskiej (UE) są usankcjonowane w Polsce normą PN EN 60617-12.
Symbol
stosowany
w USA
a
b
c
Symbol
stosowany
w UE
a
b
c
Symbol
stosowany
dawniej
a
b
c
Y= a + b + c
>1
Y= a + b + c
Y= a + b + c
a
H
L
H
L
H
L
H
L
b
H
H
L
L
H
H
L
L
c
H
H
H
H
L
L
L
L
Y
H
H
H
H
H
H
H
L
Rys. 1.1. Symbole bramki (funktora) OR wraz z tablicą wartości funkcji
Bramka AND jest układem cyfrowym o dwu lub większej liczbie wejść
i realizuje funkcje iloczynu logicznego zmiennych wejściowych. Symbole
8
trójwejściowej bramki AND oraz tablice wartości funkcji (tablice prawdy)
przedstawiono na rysunku 1.2.
Symbol
stosowany
w USA
a
b
c
Symbol
stosowany
w UE
a
b
c
Symbol
stosowany
dawniej
a
b
c
Y = a ×b×c
&
Y = a ×b×c
Y = a ×b×c
a
H
L
H
L
H
L
H
L
b
H
H
L
L
H
H
L
L
c
H
H
H
H
L
L
L
L
Y
H
L
L
L
L
L
L
L
Rys. 1.2. Symbole bramki (funktora) AND wraz z tablicą wartości funkcji
Bramka NOT jest układem cyfrowym o jednym wejściu i realizuje funkcje
negacji zmiennej wejściowej. Symbole bramki NOT oraz tablice wartości funkcji
(tablice prawdy) przedstawiono na rysunku 1.3.
Symbol
stosowany
w USA
a
Symbol
stosowany
w UE
a
Symbol
stosowany
dawniej
a
Y=a
1
a
L
H
Y
H
L
Y=a
Y=a
Rys. 1.3. Symbole bramki (funktora) NOT wraz z tablicą wartości funkcji
Bramka NOR jest układem cyfrowym o dwu lub większej liczbie wejść
i realizuje funkcje negacji sumy zmiennych wejściowych. Symbole trójwejściowej
bramki NOR oraz tablice wartości funkcji (tablice prawdy) przedstawiono na rysunku
1.4.
Symbol
stosowany
w USA
a
b
c
Symbol
stosowany
w UE
a
b
c
Symbol
stosowany
dawniej
a
b
c
Y = a +b+c
>1
Y =a +b+c
Y = a+b+c
a
H
L
H
L
H
L
H
L
b
H
H
L
L
H
H
L
L
c
H
H
H
H
L
L
L
L
Y
L
L
L
L
L
L
L
H
Rys. 1.4. Symbole bramki (funktora) NOR wraz z tablicą wartości funkcji
Bramka NAND jest układem cyfrowym o dwu lub większej liczbie wejść
i realizuje funkcje negacji iloczynu zmiennych wejściowych. Symbole trójwejściowej
9
bramki NAND oraz tablice wartości funkcji (tablice prawdy) przedstawiono na
rysunku 1.5.
Symbol
stosowany
w USA
a
b
c
Symbol
stosowany
w UE
a
b
c
Symbol
stosowany
dawniej
a
b
c
Y = a×b×c
Y = a ×b×c
&
Y = a×b×c
a
H
L
H
L
H
L
H
L
b
H
H
L
L
H
H
L
L
c
H
H
H
H
L
L
L
L
Y
L
H
H
H
H
H
H
H
Rys. 1.5. Symbole bramki (funktora) NAND wraz z tablicą wartości funkcji
Bramka XOR jest układem cyfrowym o dwu wejściach i realizuje funkcje
nierównoważności
(=
zmiennych
wejściowych.
Symbole
Y a ×b + a ×b )
dwuwejściowej bramki XOR oraz tablice wartości funkcji (tablice prawdy)
przedstawiono na rysunku 1.6.
Y = a ×b + b×a
Symbol
stosowany
w USA
a
b
Symbol
stosowany
w UE
a
b
=1
Symbol
stosowany
dawniej
a
b
e
Y = a ×b + b×a
a
H
L
H
L
b
H
H
L
L
Y
L
H
H
L
Y = a ×b + b×a
Rys. 1.6. Symbole bramki (funktora) XOR wraz z tablicą wartości funkcji
Bramka EXNOR jest układem cyfrowym o dwu wejściach i realizuje funkcje
równoważności ( Y = a × b + a × b ) zmiennych wejściowych. Symbole dwuwejściowej
bramki EXNOR oraz tablice wartości funkcji (tablice prawdy) przedstawiono na
rysunku 1.7.
Y = a ×b + a ×b
Symbol
stosowany
w USA
a
b
Symbol
stosowany
w UE
a
b
=1
Symbol
stosowany
dawniej
a
b
e
Y = a ×b + a ×b
a
H
L
H
L
b
H
H
L
L
Y
H
L
L
H
Y = a ×b + a ×b
Rys. 1.7. Symbole bramki (funktora) EXNOR wraz z tablicą wartości funkcji
10
Wyjście (Y) bramki XOR jest w stanie wysokim (H), jeżeli stany wejść (a, b) są
różne. Dla bramki EXNOR natomiast jest odwrotnie: wyjście (Y) jest w stanie
wysokim (H), jeżeli stany wejść (a, b) są takie same. Omawiane bramki mają duże
znaczenie praktyczne w układach konwersji kodów, korekcji błędów itp.
2.3.2. Układy sekwencyjne
Układy sekwencyjne, mające własność pamiętania stanów logicznych, muszą
zawierać elementy pamięci. Rolę elementu pamiętającego jeden bit informacji spełnia
przerzutnik bistabilny. Jednocześnie sam przerzutnik jest najprostszym układem
sekwencyjnym. Najprostsze przerzutniki zarówno asynchroniczne RS, jak
i synchroniczne RS-T budowane są z bramek logicznych NAND lub NOR.
Praktycznie jednak wykorzystuje się przede wszystkim przerzutniki synchroniczne
w postaci układów scalonych. W technice układów scalonych wytwarzane są
przerzutniki wyzwalane poziomem, wyzwalane zboczem i dwutaktowe typu MS
(Master – Slave). Oprócz podstawowych układów przerzutników scalonych typu: RS,
RS-T, JK, D, T, JK-MS, D-MS realizowane są również scalone sekwencyjne układy
funkcjonalne:
· rejestry (równoległe,
równoległe),
szeregowe,
równoległo-szeregowe,
szeregowo-
· liczniki (jednokierunkowe, rewersyjne, pierścieniowe),
· dzielniki częstotliwości impulsów (modulo n),
· pamięci typu RAM.
2.3.2.1. Podstawowe typy przerzutników
Przerzutnik RS asynchroniczny jest najprostszym układem z pamięcią i można
go zbudować z dwóch bramek NOR. Przerzutnik ma dwa wejścia: kasujące R (ang.
Reset) oznaczane również CLR (ang. CLeaR) i ustawiające (wpisujące) S (ang. Set)
oznaczane również PR (ang. PReset) oraz dwa wyjścia: proste Q i zanegowane Q .
Sygnały R i S nie mogą być jednocześnie w stanie wysokim H z powodu
niejednoznaczności stanu wyjść Q i Q . Opis działania przerzutnika podawany jest
w postaci tablic działania nazywanych również tablicami przejść, stanów lub prawdy
[3]. W tablicach działania oprócz kolumn stanów wejść (np. R i S) występują również
kolumny stanów wyjść QN i QN+1. W kolumnie QN wpisane są stany wyjścia Q
przerzutnika przed wystąpieniem zmiany sygnałów wejściowych dla przerzutnika
asynchronicznego lub sygnału taktującego dla przerzutnika synchronicznego.
11
W kolumnie QN+1 wpisane są stany wyjścia Q po zmianie sygnałów wejść
asynchronicznych lub wejścia taktującego. Układ asynchronicznego przerzutnika RS
wraz z symbolem i tablicą działania przedstawiono na rysunku 1.8.
R
S
>1
Q
>1
Q
R
Q
S
Q
R
S
QN
QN+1
Stan QN+1
L
L
L
L
H
H
H
H
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
L
H
H
H
L
L
?(0,0)
?(0,0)
poprzedni
poprzedni
wysoki
wysoki
niski
niski
zabroniony
zabroniony
Rys. 1.8. Asynchroniczny przerzutnik RS i jego tablica działania
Przerzutnik RS synchroniczny oznaczany czasem jako RS-T można zbudować
z bramek NAND. W porównaniu do poprzednika ma dodatkowe wejście T, zwane
wejściem synchronizującym lub zegarowym (oznaczane również C, CK, CL, CP lub
CLK). Sposób działania przerzutnika RS-T jest identyczny jak przerzutnika RS, jeżeli
wejście zegarowe T znajduje się w stanie aktywnym (T = 1). Dla stanu T = 0 sygnały
wyjściowe Q i Q nie ulegają zmianie bez względu na stan wejść informacyjnych
R i S. Układ synchronicznego przerzutnika RS-T wraz z symbolem graficznym
przerzutnika (wykonanego w technologii scalonej) przedstawiono na rysunku 1.9.
S
&
&
Q
&
Q
T
R
&
S
C
R
Q
Q
R
S
QN
QN+1
Stan QN+1
L
L
L
L
H
H
H
H
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
L
H
H
H
L
L
?(1,1)
?(1,1)
poprzedni
poprzedni
wysoki
wysoki
niski
niski
zabroniony
zabroniony
Rys. 1.9. Synchroniczny przerzutnik RS-T i jego tablica działania
Przerzutnik JK jest rozwinięciem przerzutnika RS-T i może być budowany
z bramek NAND (rysunek 2.0.) przeważnie jednak występuje jako układ scalony.
Wejście K odpowiada wejściu R, a wejście J wejściu S. W odróżnieniu od
przerzutnika RS-T sygnały na wejściach K i J mogą być jednocześnie w stanie
wysokim. Jeżeli K = 1 i J = 1, to po przejściu impulsu taktującego stan wyjść Q i Q
12
zmieni się na przeciwny. Przerzutniki JK są przeważnie układami dwutaktowymi
określanymi mianem MS (Master – Slave), to znaczy że zbocze narastające sygnału
zegarowego (taktującego) wpisuje informację z wejść J i K do wewnątrz układu
(przerzutnik master), a zbocze opadające wystawia odpowiedź (przerzutnik slave) na
wyjścia Q i Q . Scalone przerzutniki synchroniczne JK-MS posiadają również tzw.
wejścia przygotowujące (programujące) R i S ustawiające nadrzędnie stan wyjść Q
i Q przerzutnika slave (wejścia R i S działają tak jak zanegowane wejścia R, S
przerzutnika asynchronicznego). Funkcja logiczna przerzutnika JK ma postać:
Q N +1 = J N × Q N + K N × Q N .
S
„master”
J
&
T
K
&
„slave”
&
&
&
&
&
Q
&
&
&
Q
J SQ
C
K RQ
&
R
Rys. 2.0. Synchroniczny przerzutnik JK-MS i jego symbol
Tablice działania przerzutnika JK-MS przedstawiono na rysunku 2.1.
J
K
QN
QN+1
Stan QN+1
L
L
H
H
L
L
H
H
L
L
L
L
H
H
H
H
L
H
L
H
L
H
L
H
L
H
H
H
L
L
H
L
poprzedni
poprzedni
wysoki
wysoki
niski
niski
zanegowany
zanegowany
Rys. 2.1. Tablica działania synchronicznego przerzutnika JK-MS
Przerzutnik typu D może być budowany z bramek logicznych, przeważnie
jednak występuje jako układ scalony i jest odmianą przerzutnika JK-MS. Przerzutniki
typu D służą głównie do budowy różnych typów rejestrów i pamięci. Realizację
13
przerzutnika D z przerzutnika JK-MS oraz tabelę jego działania przedstawiono na
rysunku 2.2.
J SQ
C
K RQ
1
º
D SQ
C
RQ
J=D
K
QN
QN+1
Stan QN+1
H
H
L
L
L
L
H
H
L
H
L
H
H
H
L
L
wysoki
wysoki
niski
niski
Rys. 2.2. Realizacja przerzutnika typu D i jego tablica działania
Przerzutnik typu T występuje jako układ scalony i jest odmianą przerzutnika
JK - MS. Przerzutniki typu T służą głównie do budowy dzielników częstotliwości
impulsów i liczników pamięci. Konwersję przerzutnika JK-MS w przerzutnik D oraz
tabelę jego działania przedstawiono na rysunku 2.3.
J SQ
C
K RQ
T SQ
C
RQ
º
J=T
K
L
L
H
H
L
L
H
H
QN QN+1
L
H
L
H
L
H
H
L
Stan QN+1
poprzedni
poprzedni
zanegowany
zanegowany
Rys. 2.3. Realizacja przerzutnika typu T i jego tablica działania
Symbole graficzne przerzutników (oraz bardziej złożonych układów logicznych)
uwzględniają sposób oddziaływania sygnałów wejściowych (zwłaszcza zegarowego)
na stan wyjść układu. Oznaczenia sposobów wyzwalania (synchronizacji)
przerzutników przedstawiono na rysunku 2.4.
Oddziaływanie
poziomem.
Aktywny stan 1
Oddziaływanie
poziomem.
Aktywny stan 0
Q
Q
C
C
Q
Q
Q
Q
Q
C
C
C
Q
Oddziaływanie
zboczem
opadającym
Oddziaływanie
zboczem
narastającym
Q
Q
Rys. 2.4. Oznaczenia graficzne wejść przerzutników (na przykładzie wejścia C)
Ze scalonych przerzutników synchronicznych można tworzyć przerzutniki
asynchroniczne ustawiając wysoki stan wejścia zegarowego lub w przypadku
przerzutnika typu T wysoki stan wejść informacyjnych.
14
2.3.2.2. Podstawowe zastosowania przerzutników. Liczniki
Licznik
–
to
układ
sekwencyjny,
w
którym
istnieje
jednoznaczne
przyporządkowanie liczbie wprowadzonych impulsów stanu zmiennych wyjściowych.
Ogólnie licznik zawiera pewną liczbę N przerzutników odpowiednio ze sobą
połączonych. Liczba przerzutników określa maksymalną możliwą pojemność licznika
równą 2N. Każdy licznik charakteryzuje się określoną pojemnością S, czyli liczbą
rozróżnianych stanów logicznych. Po zapełnieniu licznik kończy cykl pracy
i przeważnie wraca do stanu początkowego. Jeśli licznik ma S ( S £ 2 N )
wyróżnialnych stanów, to określa się go jako licznik modulo S (np. licznik modulo 10
jest licznikiem dziesiętnym, tzw. dekadą liczącą). Stan wyjść licznika odpowiada
liczbie zliczanych impulsów, wyrażanej w określonym kodzie. Licznik zliczający
impulsy w naturalnym kodzie dwójkowym jest nazywany licznikiem binarnym
(dwójkowym). Liczniki modulo 10 liczą przeważnie w kodzie dwójkowo –
dziesiętnym BCD (ang. Binary Coded Decimal). Oprócz wejścia impulsów zliczanych,
licznik ma przeważnie również wejście zerujące stan licznika i może mieć także
wejścia ustawiające stan początkowy. Schemat licznika binarnego (modulo16)
utworzonego z przerzutników JK przedstawiono na rysunku 2.5.
liczba zliczonych impulsów – w kodzie dwójkowym
QA
„1”
J SQ
impulsy
zliczane
C
KRQ
QC
QB
J SQ
C
KRQ
J SQ
C
KRQ
QD
J SQ
C
przeniesienie
KRQ
zerowanie
Rys. 2.5. Asynchroniczny licznik binarny
2.3.2.3. Podstawowe zastosowania przerzutników. Rejestry
Rejestr – to układ sekwencyjny zbudowany z przerzutników, służący do
przechowywania informacji zapisanej w postaci cyfrowej. Informacja w wybranych
chwilach czasu przepisywana jest z wejścia na wyjście rejestru. W zależności od
sposobu wprowadzania i wyprowadzania informacji rozróżniamy następujące typy
rejestrów:
15
· równoległe (buforowe) PIPO (ang. Paralel In Paralel Out) – zapis i odczyt
odbywa się w sposób równoległy,
· szeregowe (przesuwające) SISO (ang. Serial In Serial Out) – zapis i odczyt
odbywa się w sposób szeregowy,
· szeregowo – równoległe SIPO (ang. Serial In Paralel Out) – zapis
szeregowy, a odczyt równoległy,
· równoległo – szeregowe PISO (ang. Paralel In Serial Out) – zapis
równoległy, a odczyt szeregowy.
Schemat rejestru równoległego przedstawiono na rysunku 2.6., a rejestru
szeregowego na rysunku 2.7. Oba rejestry utworzono z przerzutników typu D
i przedstawiono dla słowa czterobitowego.
wyjście równoległe
QA
D SQ
wpis
QC
QB
D SQ
C
C
RQ
QD
D SQ
D SQ
C
C
RQ
RQ
RQ
zerowanie
B
A
C
D
wejście równoległe
Rys. 2.6. Czterobitowy rejestr równoległy (buforowy)
wejście szeregowe
H
L
H
H
D SQ
C
RQ
4
3
2
H
D SQ
C
RQ
L
D SQ
H
wyjście szeregowe
H
D SQ
C
RQ
1
C
RQ
zerowanie
wpis
Rys. 2.7. Czterobitowy rejestr szeregowy (przesuwający)
16
3. Badania i pomiary
3.1. Opis stanowiska pomiarowego
Do badań kombinacyjnych i sekwencyjnych elementów układów cyfrowych
wykorzystujemy cztery cyfrowo – analogowe trenażery typu ETS – 7000. Widok
jednego stanowiska do badań elementów cyfrowych przedstawiono na rysunku 2.8.
1
18
2
17
3
16
4
15
5
14
6
13
7
12
8
11
9
10
Rys. 2.8. Trenażer analogowo-cyfrowy typu ETS – 7000
Pojedynczy trenażer wyposażony jest w uniwersalną wymienną płytę montażową
{16} i zawiera:
· zasilacz prądu stałego z możliwością oddzielnej regulacji napięć ujemnych
potencjometrem {2} i dodatnich potencjometrem {3}. Dla napięć ujemnych
w zakresach: – 5 V ÷ 0 V (300 mA); lub – 15 V ÷ 0 V (500 mA); oraz dla
napięć dodatnich 0 V ÷ + 5 V (1 A) lub 0 V ÷ + 15 V (500 mA),
· generator funkcyjny z przełącznikiem rodzaju funkcji {8}, umożliwiający
podanie na wyjście przebiegu o regulowanej {7} wartości amplitudy. Dla
przebiegu sinusoidalnego w zakresie 0 ÷ 8 V, dla przebiegu trójkątnego
0 ÷ 6 V, dla przebiegu prostokątnego 0 ÷ 8 V. Dla przebiegu nazwanego
17
TTL MODE wartość amplitudy jest stała i wynosi 5 V. Generator ma pięć
ustawianych
przełącznikiem
{9}
podzakresów
częstotliwości:
1 Hz ÷ 10 Hz; 10 Hz ÷ 100 Hz; 100 Hz ÷ 1 kHz; 1 kHz ÷ 10 kHz; oraz
10 kHz ÷ 100 kHz z możliwością płynnej regulacji {6} częstotliwości
w podzakresach,
· dwa wyświetlacze siedmiosegmentowe LED – {15},
· osiem diod świecących w kolorze czerwonym – {17},
· dwa klucze impulsowe – {10},
· głośnik o mocy 0,25 mW i impedancji 8 Ω – {12}.
Ponadto, na płycie czołowej znajdują się:
· wyłącznik zasilania – {1},
· potencjometr 100 kΩ o charakterystyce logarytmicznej typu B – {4},
· potencjometr 1 kΩ o charakterystyce logarytmicznej typu B – {5},
· osiem przełączników dwupołożeniowych – „klucze danych” – {14},
· dwa wyjścia na gniazda BNC – {13},
· dwa wyjścia na gniazda radiowe – {11},
· wyjściowe złącze uniwersalne – {18}.
3.2. Badania elementów układów cyfrowych. Uwagi ogólne
Badania elementów układów cyfrowych przeprowadza się na stanowisku
opisanym w poprzednim punkcie (p. 3.1.). Układy scalone zawierające badane
elementy umieszcza się w płycie montażowej {16}. Do układów doprowadza się
zasilanie, zgodnie z danymi producenta (numer końcówki, wartość napięcia,
polaryzacja itp.). Katalogi układów scalonych dostępne są u prowadzącego zajęcia.
Następnie zestawia się układ pomiarowy, zgodnie z wyznaczonym schematem
montażowym. Stany wejściowe stałonapięciowe zadaje się przełącznikami {14}, stany
wyjściowe zmienne (np. taktujące) kluczami impulsowymi {10} lub z wyjścia TTL
MODE generatora funkcyjnego. W celu detekcji stanów sygnałów wyjściowych do
wyjść układu podłącza się w zależności od potrzeb: diody świecące {17),
wyświetlacze siedmiosegmentowe {15}, głośnik {12} albo poprzez wyjścia {13} lub
{11} detektor zewnętrzny (np. oscyloskop lub woltomierz cyfrowy). W razie potrzeby
można również dokonać wizualizacji stanów wejściowych układu na diodach
świecących LED {17}.
18
3.3. Wyznaczenie wartości funkcji wyjściowych bramek logicznych
3.3.1. Przebieg ćwiczenia
1. Zaznajomić się z danymi katalogowymi układów scalonych UCY7400N,
UCY7402N, UCY7486N, UCY7410N, UCY7451N lub ich zamiennikami.
2. Sporządzić schematy montażowe wybranych elementów (dla jednej bramki)
w celu wyznaczenia wartości funkcji wyjścia (tablicy prawdy).
3. Kolejno zamodelować układy na stanowisku ETS – 7000.
4. Wypełnić tablice prawdy zgodnie z przedstawioną tabelą 1.1.
Tabela 1.1
Lp.
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
Stany wejść
Stany wyjść
d
c
b
a
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
UCY7400 UCY7402 UCY7486 UCY7410 UCY7451
Y1
Y2
Y3
Y4
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
xxxX
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Xxxx
Y5
5. Narysować realizację funkcji Y = a × b + c na bramkach NOR lub NAND
(wyboru dokona prowadzący), zamodelować układ na trenażerze i sprawdzić
praktycznie działanie układu (tablice prawdy).
3.4. Wyznaczenie wartości funkcji działania przerzutników
3.4.1. Przebieg ćwiczenia
1. Zaznajomić się z danymi katalogowymi układów scalonych UCY74107N,
UCY7493N, UCY7474N, UCY7475N, UCY7490N lub ich zamiennikami.
19
2. Sporządzić schematy montażowe jednego przerzutnika JK-MS (UCY74107)
oraz jednego przerzutnika typu D (UCY7474) w celu wyznaczenia wartości
ich funkcji działania (tablicy prawdy).
3. Kolejno zamodelować układy na stanowisku ETS – 7000.
4. Wypełnić tablice działania przerzutników zgodnie z tabelą 1.2. Stan wyjścia
przerzutnika określa się po przejściu impulsu taktującego podanego z klucza
impulsowego {10}. Stan początkowy na wyjściu Q przerzutnika ustawiamy
korzystając z wejścia asynchronicznego R .
Tabela 1.2
Przerzutnik D
(UCY7474)
Przerzutnik JK-MS (UCY74107)
Lp.
1.
2.
3.
4.
5.
6.
7.
8.
J
K
QN
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
1
1
1
1
QN+1
D
QN
QN+1
0
1
0
1
Xxxx
Xxxx
Xxxx
Xxxx
0
0
1
1
Xxxx
Xxxx
Xxxx
xxxX
xxxX
Xxxx
Xxxx
Xxxx
3.5. Wyznaczenie stanów wyjść liczników
3.5.1. Licznik modulo 2. Przebieg ćwiczenia
1. Na podstawie schematu przedstawionego na rysunku 2.9., wykorzystując
układ scalony UCY74107, zbudować licznik modulo 2 (przerzutnik typu T).
2. Układ zamodelować na stanowisku ETS – 7000.
3. Wyznaczyć wartości stanów wyjściowych. Stany wyjścia zapisać w tabeli 1.3.
Tabela 1.3
5V
we
J
Q
C
K RQ
wy
Rys. 2.9. Licznik modulo 2
Lp.
1.
2.
3.
4.
Licznik modulo 2
(UCY74107)
we
QN
QN+1
0
0
1
0
0
1
1
1
20
3.5.2. Licznik modulo 4. Przebieg ćwiczenia
1. Na podstawie schematu przedstawionego na rysunku 3.0., wykorzystując
układ scalony UCY74107, zbudować licznik modulo 4.
2. Układ zamodelować na stanowisku ETS – 7000.
3. Wyznaczyć wartości stanów wyjściowych. Stany wyjścia zapisać w tabeli 1.4.
Tabela 1.4
wy2
wy1
5V
we
J
J
Q
C
K RQ
Licznik modulo 4
(UCY74107)
we
wy1
wy2
0
1
0
1
0
1
0
1
Lp.
1.
2.
3.
4.
5.
6.
7.
8.
Q
C
K RQ
Rys. 3.0. Licznik modulo 4
4. Wykorzystując licznik modulo 4, głośnik {12} i generator zamodeluj układ
przedstawiony na rysunku 3.1.
5V
Generator
1kHz
C
B
A
J
Q
C
K RQ
J
Q
C
K RQ
Rys. 3.1. Układ licznika modulo 4 z generatorem i głośnikiem
5. Przełączaj głośnik między punktami A, B, C. Określ różnice w działaniu
głośnika. Wnioski wynikające z włączenia licznika modulo 2 (punkt B) oraz
modulo 4 (punkt C) zanotuj.
3.5.3. Licznik modulo 16. Przebieg ćwiczenia
1. Wykorzystując układ scalony UCY7493, zrealizować licznik modulo 16.
2. Układ zamodelować na stanowisku ETS – 7000, zgodnie ze schematem
podanym na rysunku 3.2. Na wejście podać sygnał z generatora (TTL MODE)
21
o jak najmniejszej częstotliwości (umożliwi to obserwacje zmian stanów
licznika) lub z klucza impulsowego {10} (taktowanie ręczne). Wyjścia A, B,
C, D podłączyć do wyświetlacza siedmiosegmentowego {15} i równolegle do
czterech diod świecących {17}.
D
C
B
A
MSB
LSB
wejście
D
11
AWE NC
A
14
13
12
Q
Masa B
10
9
Q
C
R
Q
C
C
R
BWE
Q
C
R
&
1
C
8
R
UCY7493N
2
3
4
5
6
7
R0(1) R0(2) NC
UCC NC
NC
+5V
Rys. 3.2. Układ połączeń scalonego licznika modulo 16
Sygnał wyjściowy ma cztery bity A, B, C, D, z których A jest bitem
najmłodszym LSB (ang. Least Significant Bit), D najstarszym MSB (ang.
Most Significant Bit).
Licznik modulo 16 można również wykonać korzystając z innych układów
scalonych, na przykład dwóch przerzutników UCY74107N lub UCY7476N.
3. Wyznaczyć wartości stanów wyjściowych dla co najmniej szesnastu taktów.
Stany wyjścia zapisać w tabeli 1.5.
Tabela 1.5
Numer
taktu
0
1
2
3
4
5
6
7
8
Stan wyjść
D C B A
0
0
0
0
Liczba
dziesiętna
Numer
taktu
0
9
10
11
12
13
14
15
16
17
Stan wyjść
D C B A
Liczba
dziesiętna
22
3.5.4. Licznik modulo 10. Przebieg ćwiczenia
1. Wykorzystując układ scalony UCY7493 zrealizować licznik modulo 10.
2. Układ zamodelować na stanowisku ETS – 7000, zgodnie ze schematem
podanym na rysunku 3.3. Na wejście podać sygnał z generatora (TTL MODE)
o jak najmniejszej częstotliwości (umożliwi to obserwacje zmian stanów
licznika) lub z klucza impulsowego {10} (taktowanie ręczne). Wyjścia A, B,
C, D podłączyć do wyświetlacza siedmiosegmentowego {15} i równolegle do
czterech diod świecących {17}.
D
C
B
A
MSB
LSB
wejście
D
11
AWE NC
A
14
13
12
Q
Masa B
10
9
Q
C
R
Q
C
C
R
R
&
1
BWE
C
8
Q
C
R
UCY7493N
2
3
4
5
6
7
R0(1) R0(2) NC
UCC NC
NC
+5V
Rys. 3.3. Układ połączeń scalonego licznika modulo 10
Licznik modulo 10 można również wykonać korzystając z innych układów
scalonych, na przykład dwóch przerzutników UCY74107N lub UCY7476N
oraz bramki UCY7400N.
3. Wyznaczyć wartości stanów wyjściowych dla co najmniej jedenastu taktów.
Stany wyjścia zapisać w tabeli 1.6.
Tabela 1.6
Numer
taktu
0
1
2
3
4
5
6
Stan wyjść
D C B A
0
0
0
0
Liczba
dziesiętna
Numer
taktu
0
7
8
9
10
11
12
13
Stan wyjść
D C B A
Liczba
dziesiętna
23
3.6. Wyznaczenie stanów wyjść rejestrów
3.6.1. Rejestr szeregowo-równoległy. Przebieg ćwiczenia
1. Wykorzystując układ scalony UCY7475N (poczwórny przerzutnik typu D),
zrealizować rejestr szeregowo-równoległy.
2. Układ zamodelować na stanowisku ETS – 7000, zgodnie ze schematem
podanym na rysunku 3.4. Na wejście informacyjne podać sygnał
z przełącznika dwupołożeniowego {15}. Na wejście zegarowe podać sygnał
z klucza impulsowego {10} (taktowanie ręczne). Wyjścia A, B, C, D
podłączyć do wyświetlacza siedmiosegmentowego {15} i równolegle do
czterech diod świecących {17}. Rejestr można również wykonać korzystając
z dwóch przerzutników typu D – UCY7474N albo z dwóch przerzutników JK
– UCY74107N i bramek negacji UCY7404N lub bramek NAND –
UCY7400N.
A
B
C
Wyjścia równoległe
D
LSB
MSB
Q1
Q2
16
Wejście
szeregowe
15
Q2
14
C1,2
13
Masa Q3
12
11
Q3
Q
Q
Q
Q
Q
Q
Q
Q
C
D
D
C
C
D
Q
D
Q
C
2
1
Q1
3
D1
4
D2
5
C3,4
UCC
6
7
D3
Q4
9
10
8
D4
Q4
+5V
Wejście
taktujące
Rys. 3.4. Układ połączeń scalonego rejestru szeregowo równoległego
3. Wyznaczyć wartości stanów wyjściowych dla trzech serii po cztery takty,
zmieniając dla każdej serii czterobitowe słowo wejściowe. Rejestr należy
wyzerować przed każdą serią, wpisując czterema taktami stan 0 0 0 0. Stany
wyjścia zapisać w tabeli 1.7.
24
Tabela 1.7
Słowo wejściowe
D
C
B
A
Liczba
dziesiętna
Numer
taktu
Stan wyjść
D C B A
Liczba
dziesiętna
1
2
3
4
1
2
3
4
1
2
3
4
4. Opracowanie wyników pomiarów
1. Odnośnie do punktu 3.3.1. Na podstawie tablic prawdy wyznaczyć analityczną
postać funkcji wyjściowych badanych bramek logicznych.
2. Odnośnie do punktu 3.4.1. Na podstawie tablic działania wyznaczyć
analityczną postać funkcji wyjściowych przerzutnika JK i przerzutnika typu D.
3. Dla licznika modulo16, modulo 10 i rejestru szeregowo-równoległego wyraź
wartości słów binarnych w systemie dziesiętnym.
5. Sprawozdanie
Sprawozdanie powinno zawierać:
1. Stronę tytułową (nazwa ćwiczenia, numer sekcji, nazwiska i imiona
ćwiczących oraz datę wykonania ćwiczenia).
2. Dane katalogowe badanych układów cyfrowych.
3. Schematy układów montażowych.
4. Tabele wyników badań.
5. Opracowania wyników zgodnie z punktem 4.
6. Uwagi i wnioski dotyczące wyników wykonanych badań.