Materialy wykladowe 1
Transkrypt
Materialy wykladowe 1
Literatura W. Marciniak “Przyrządy półprzewodnikowe MOS”, WNT 1991 A.S. Sedra, K.C. Smith “Microelectronic Circuits”, 4th Ed., Oxford University Press, 1998 M. Napieralska, G. Jabłoński „Podstawy mikroelektroniki” Łódź 2002, ISBN 83-89003-01-5 M. Napieralska, G. Jabłoński, Ł.Starzak „Laboratorium podstaw mikroelektroniki” Łódź 2007 I. Sutherland, B. Sproull, D. Harris, "Logical Effort - Designing Fast CMOS Circuits", Morgan Kaufmann Publishers 1999; http://www.mkp.com/Logical_Effort K. Waczyński, E. Wróbel „Technologie mikroelektroniczne”, Gliwice 2001, ISBN 83-88000-88-8 http://lux.dmcs.p.lodz.pl M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Definicja marginesów szumów Vo VOH RóŜnica między min ampl.sygnału wyj bramki sterującej a min napięciem wej bramki obciąŜanej NMH NMH=VOH-VIH NML NML=VIL-VOL VI VIH VIL VOL Out bramki 1 In bramki 2 M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Czasy propagacji M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Jeśli dwa nMOS przełączniki są połączone szeregowo, między C1 i C2 utworzone zostanie połączenie tylko jeśli do A i B doprowadzimy sygnał '1'. Realizacja operacji AND M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Jeśli dwa nMOS przełączniki są połączone równolegle, między C1 i C2 utworzone zostanie połączenie jeśli do któregokolwiek wejścia A lub B doprowadzimy sygnał '1'. Realizacja operacji OR M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Jeśli dwa pMOS przełączniki są połączone szeregowo, między C1 i C2 utworzone zostanie połączenie tylko jeśli do A i B doprowadzimy sygnał ‘0'. Realizacja operacji AND zanegowanych wartości logicznych M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Jeśli dwa pMOS przełączniki są połączone równolegle między C1 i C2 utworzone zostanie połączenie jeśli do któregokolwiek wejścia A lub B doprowadzimy sygnał ‘0'. Realizacja operacji OR zanegowanych wartości logicznych M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Koncepcja bramki CMOS M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ bramka NAND - symulacja logiczna M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ bramka NOR - symulacja logiczna M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Biorąc pod uwagę zachowanie pod wpływem pola elektrycznego dzielimy ciała stałe na: przewodniki izolatory półprzewodniki Własności elektryczne materiału zaleŜą od jego struktury atomowej i krystalicznej M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Struktura energetyczna EF Poziom Fermiego pasmo walencyjne przewodnik półprzewodnik Eg~0.16aJ izolator Eg~1.6aJ M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Poziom Fermiego • W półprzewodniku elektrony „podlegają” statystyce FermiegoDiraca. • Prawdopodobieństwo, Ŝe elektron posiada energię E : Ef - poziom Fermiego odpowiada energii, która w 0K oddziela pasma obsadzone i nieobsadzone • Wielkość charakterystyczna dla danego materiału M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ koncentracja nosnikow / przewodnictwo Efekt temperaturowy 1E+4 1E+3 1E+2 1E+1 1E+0 1E-1 1E-2 1E-3 1E-4 1E-5 1E-6 1E-7 1E-8 1E-9 1E-10 1E-11 1E-12 1E-13 1E-14 1E-15 1E-16 1E-17 1E-18 1/300 K 0.002 0.004 0.006 0.008 0.010 1/T (1/K) przewodnictwo samoistne silnie rośnie z temperaturą w zakresie od 100 (1/T=0.01) do 500K ( 1/T=0.002) zmienia się o kilkanaście rzędów wielkości M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Półprzewodniki domieszkowane M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Półprzewodniki domieszkowane Konsekwencje domieszkowania: krzem w temp. pokojowej ni=1.5*1010/cm3 – czyli w 300K mamy kT = 0.25eV >>0.048eV (energia wiązania w sieci krystalicznej krzemu 0.048eV) czyli wszystkie atomy domieszki utracą elektron nadmiarowy jeśli Nd będzie 105 razy większa niŜ ni – konduktywność materiału wzrośnie 100000 odpowiada to 1 atomowi donorowemu na 1 miliard atomów krzemu ρ = q(p-n+ND-NA) – gęstość ładunku przestrzennego w półprzewodniku niesamoistnym M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Struktura energetyczna półprzewodnika Pasmo przewodnictwa Stany donorowe Eg Stany akceptorowe Pasmo walencyjne Poziom Fermiego w półprzewodniku typu n leŜy w pobliŜu pasma przewodnictwa, a w półprzewodniku typu p w pobliŜu pasma walencyjnego. JeŜeli połączymy ze sobą róŜne półprzewodniki energie Fermiego powinny się wyrównać. M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Dlaczego tranzystor MOS ? Realizacja funkcji cyfrowych i analogowych Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) jest kluczowym elementem technologii Complementary Metal-Oxide-Semiconductor (CMOS) element pamięci: Dynamic Random Access Memory (DRAM) i Flash Erasable Programmable Memory (EPROM) Przetwarzanie obrazów: Charge-Couple Device (CCD) wyświetlacze: Active-Matrix Liquid-Crystal Displays M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor MOS transfer resistor 1930 J. Lilienfend złoŜył patent dotyczący działania przyrządu polowego w USA (słabo przewodzący materiał umieszczony w polu elektrycznym będzie zmieniał swoje przewodnictwo pozwalając na uzyskanie efektu wzmocnienia) 1960 praktyczne wykonanie tranzystora polowego M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor MOS ang. Metal Oxide Semiconductor Tranzystory polowe: MOSFET, MIS, IGFET Bramka polikrzemowa Warstwa dielektryka Elektroda metalowa Wyspy drenu i źródła PodłoŜe półprzewodnikowe ρ podłoŜa 0.01 - 0.1Ωm koncentracja n+ 1024 - 1026 m-3 tox od kilku nm M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Struktura MIS idealna Praca wyjścia metal-półprzewodnik = 0 Izolator idealny (konduktywność=0) Półprzewodnik jednorodnie domieszkowany Brak stanów powierzchniowych na granicy izolator-półprzewodnik Brak spadku napięcia w objętości półprzew. Struktura jednowymiarowa VG Metal Izolator Półprzewodnik M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Kondensator MOS VG Al Oxide Silicium P Akumulacja ZuboŜenie Inwersja VG<0 VG>0 VG>>0 M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Przekrój tranzystora nMOS Bramka Źródło Dren Metal Polikrzem Dwutlenek krzemu Dyfuzja typu n PodłoŜe typu p M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Podział tranzystorów MOS Z kanałem typu n Z kanałem typu p Z kanałem zuboŜanym (wbudowanym) ang. depletion Z kanałem wzbogacanym (indukowanym) ang. enhancement M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor nMOS ze spolaryzowaną bramką VG>0 Bramka VS=0 Źródło Dren VD=0 Metal Polikrzem Dwutlenek krzemu Dyfuzja typu n PodłoŜe typu p Kanał M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Początek silnej inwersji VG=VT q φ s= 2 q φ f Ec Ej qφf EF Ef M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Przewodzący tranzystor nMOS VG>0 Bramka VS=0 Źródło Dren VG-VT>VD>0 Metal Polikrzem Dwutlenek krzemu Dyfuzja typu n PodłoŜe typu p Kanał M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Przewodzący tranzystor nMOS na granicy nasycenia VG>0 Bramka VS=0 Źródło VG-VT=VD>0 Dren Metal Polikrzem Dwutlenek krzemu Dyfuzja typu n PodłoŜe typu p Kanał M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Nasycony tranzystor nMOS VG>0 Bramka VS=0 VD >VG-VT Dren Źródło Metal Polikrzem Dwutlenek krzemu Dyfuzja typu n A PodłoŜe typu p Kanał M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor nMOS jako przełącznik + 5V + 5V M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor pMOS jako przełącznik + 5V + 5V M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ ZałoŜenia upraszczające do opisu ch-k MOS Rozwiązanie r-nia Poissona w 1 wymiarze – układ jest jednowymiarowy Ruchliwość nośników w kanale jest stała Jednorodne domieszkowanie podłoŜa Pomijalna rezystancja szeregowa Prądy nasycenia złączy D-B, S-B są pomijalne Potencjał powierzchniowy niezaleŜny od UGS Ładunek obszaru zuboŜonego niezaleŜny od połoŜenia w kanale M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor MOS w zakresie liniowym L=Leff+2Ld IDS Leff x x+dx Leff -Ld 0 Leff+Ld x M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ I DS = µ I DS = µ I DS = k p I DS = Weff Leff k p Weff 2 Leff ((U GS Weff Leff Weff Leff U DS ∫ (U Cox GS − VT 0 − V ( x ))dV 0 ( 2 Cox (U GS − VT 0 )U DS − 1 U DS 2 2 − VT 0 )U DS − 1 U DS 2 (U GS − VT 0 ) 2 ) ) Nienasycenie Nasycenie M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Charakterystyki wyjściowe MOS ID UGS=5 nienasycenie UDS=UGS-VT UGS=4 nasycenie UGS=3 UGS=2 UGS=1 UDS M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Charakterystyki przejściowe MOS ID nasycenie nienasycenie UGS VT M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Modulacja długości kanału VG>VT0 VS>VDSsat L'eff ∆L Leff M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Model LEVEL1 ID UDS=UGS-VT UGS=5 nienasycenie UGS=4 nasycenie UGS=3 UGS=2 UGS=1 UDS M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ SPICE DC Parameters for 1µm MOS Parameter nMOS pMOS Units Description VTO 0.7 0.7 volt Threshold voltage KP 8*10-5 2.5*10-5 A/V2 Transconductance coefficient GAMMA 0.4 0.5 V0.5 Bulk threshold parameter PHI 0.37 0.36 volt Surface potential at strong inversion LAMBDA 0.01 0.01 volt-1 Channel length modulation parameter LD 0.1*10-6 0.1*10-6 meter Lateral diffusion TOX 2*10-8 2*10-8 meter Oxide thickness NSUB 2*1016 4*1016 1/cm3 Substrate doping density M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Aproksymacja ładunku przy pomocy trapezu xj XD Wc M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Zakres podprogowy (subthreshold region) praca tranzystora w stanie słabej inwersji, definiowanym przez zakres potencjału powierzchniowego φf ≤ φS ≤ 2φf (UFB≤UGS ≤UT) M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Zakres podprogowy Von - próg wyłączania (OFF threshold) VT - próg załączania (ON threshold) Przedział Von ≤ VGS ≤ VT nazywany jest zakresem podprogowym ln(IDS) UGS VT Von M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Wpływ temperatury na charakterystyki MOS IDS 20OC 120OC A UGS M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor o wymiarach submikronowych Efekty krótkiego i wąskiego kanału Pole elektryczne w kanale staje się bardzo wysokie Nasycenie ν nośników Jonizacja zderzeniowa przy drenie PasoŜytnicze efekty bipolarne M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor o wymiarach submikronowych Zmniejsza się odległość S-D Punch-through Modulacja długości kanału Obszary ładunku przestrzennego wzrost prądu podprogowego dla W/L=const i zmniejszenie napięcia progowego M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Pojemności tranzystora MOS BRAMKA CGSov CGS CGD CGDov DREN ŹRÓDŁO CBS CGB CBD Pojemności skupione: obszarów zubożonych CBD CBS związane z bramką M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Pojemności tranzystora MOS Zakres liniowy (pojemność CGB = 0) CGS 2 ( U GS − U T ) 2 = CoxWeff Leff 1 − 2 3 (U GS − U T + U GD − U T ) CGD 2 ( 2 U GD − U T ) = CoxWeff Leff 1 − 2 3 (U GS − U T + U GD − U T ) dla U GS ≈ U GD C ≈ C ≈ 1 C W L GS GD ox eff eff 2 Zakres nasycenia (pojemność CGD = 0) 2 CGS = CoxWeff Leff 3 M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Czego nie uwzględnia model LEVEL3 • Efektu "gorących" nośników, czyli nośników nie będących w równowadze termodynamicznej z siatką krystaliczną. • Zjawiska przekłucia (punch-through), czyli przebicia wynikającego z zetknięcia rozszerzających się obszarów zuboŜonych drenu i źródła. • Nierównomiernego domieszkowania podłoŜa, wynikającego m.in. z powierzchniowej implantacji jonów w celu regulacji napięcia progowego. M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ Tranzystor MOS - podsumowanie Zakres pracy Zakres odcięcia, nieprzewodzenia Zakres liniowy, nienasycenia, triodowy Zakres nasycenia, pentodowy Zakres podprogowy, słabej inwersji Napięcia na końcówkach UGS<UFB UGS≥VT i UDS<UDsat UGS≥VT i UDS≥UDsat UFB≤UGS<VT IDS IDS Kanał wzbogacany typu n UGS IDS UDS IDS UGS UDS Kanał wzbogacany typu p IDS IDS Kanał zuboŜany typu n UGS IDS Kanał zuboŜany typu p UGS UDS IDS UDS M.N. Katedra Mikroelektroniki i Technik Informatycznych PŁ