docPodstawy FPGA.
download 
Reklamacja Transkrypt
Podstawy FPGA.
Układy FPGA Programowalne Układy Cyfrowe dr inż. Paweł Russek Program wykładu Geneza Technologia Struktura – Funktory logiczne, sieć połączeń, bloki we/wy Współczesne układy FPGA Porównanie z ASIC Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable Gate Array Technology ed. S.M. Trimberger Digital System Design And Prototyping Using Field Programmable Logic, Z. Salcic, A. Smailagi Nisza technologiczna Potencjalne zastosowania Kontrolery przemysłowe Urządzenia medyczne Telekomunkacja Przetwarzanie danych Przemysł samochodowy, lotniczy, kosmiczny Multimedia(set-top box, konsole do gier) Geneza Hierarchiczny model projektowania Projektowanie modułowe Stanowią jednorodne medium realizacji układów cyfrowych Przykładowa struktura blokowa procesora GPP: • Budowa modułowa • Poszczególne bloki wykonują niezależne zadania Field Programmable Gate Arrays CPLD Mask Programmable Gate Arrays – – – MPGA/FPGA Semi-Custom ASIC Matryca funktorów logicznych Realizacja funkcji poprzez nałożenie maski sieci połączeń MPGA→FPGA Technologie FPGA FPGA SRAM Xilinx, Altera Antyfuse Actel EEPROM MAX Altera ProASIC Element programowania: SRAM Ulotność Pamięć zewnętrzna Reprogramowalność Jakość układów Technologia Moc Element programowania: „Antifuse” Rezystancja Rozmiary Czas programowania Testowalność Technologia Moc OTP Actel antyfuse Elementy składowe FPGA Bloki logiczne. Realizują cyfrowe układy kombinacyjne i sekwencyjne. Matryce komutacyjne. Do realizacji sieci połączeń Zasoby połączeniowe. Bloki WE/WY. Połączenie bloków logicznych z wyprowadzeniami zewnętrznymi Struktury FPGA Technologia programowania wymusza strukturę SRAM Antifuse Funktory logiczne Technologia wymusza sposób realizacji funktorów logicznych SRAM Antifuse Bloki logiczne SRAM Matryca połączeń Połączenia typu: – Programmable interconect „C” – Switch matrix „S” Hierarchia połączeń. Metoda 1. Zasoby połączeniowe decydują o zaletach i wadach FPGA. Hierarchia połączeń. Metoda 2. Multiplekser zamiast LUT Firma Actel Sposób atrakcyjny przy małym rozmiarze klucza programowalnego - antifuse MUX 2:1 realizuje dowolną funkcję logiczna 2 zmiennych Realizacja technologiczne zgodna z realizacją sieci połączeń FPGA Duża funkcjonalność niewielkim kosztem Przykład z MUX firmy Actel Realizuje wszystkie funkcje 3 zmiennych Realizuje wiele funkcji 4 zmiennych Multipleksery w funkcji przerzutników C1=0, C2=clk: rising edge flip-flop Struktura ACTEL Współczesne układy FPGA 1. 2. 3. 4. Wyzwanie: Potrzeba skutecznej konkurencji z full-custom ASIC Fakty: Powszechne stosowanie pewnych elementów logicznych Projektowanie oparte o platformy projektowe Dominujące zapotrzebowanie w pewnych dziedzinach zastosowań. Ogromne możliwości jakie daje technologia półprzewodnikowa Wbudowane bloki funkcjonale. Wbudowane pamięci Wbudowane CPU Wbudowane MUL/MAC/DSP Dystrybucja zegara Kontrola zegara Bloki IO Współczesne układy FPGA Brak jednorodnej struktury Ewolucja FPGA Xilinxa Domain Based FPGA LX : High-performance logic and parallel IO LXT: High-performance logic with serial connectivity SXT: Extensive signal processing with serial connectivity Other platform to follow: – Embedded-oriented with Highest Performance Serial Capabilities LX LXT Platform Platform SXT Platform Extensive Embedded Blocks + Highest Performance Serial Connectivity Embedded Platform Coming Soon Rodzina Vitrex 4 Technologia V4 Virtex5 Advanced Advanced Configuration Configuration Options Options Most Most Advanced Advanced High-Performance High-Performance Express Express Fabric Fabric Integrated Integrated System System Monitor Monitor 25x18 25x18 DSP DSP Slice Slice 550 550 MHz MHz Clock Clock Management Management Tile Tile 10/100/1000 Mbps 10/100/1000 Mbps with with DCM DCM Ethernet Ethernet and and PLL PLL MAC MAC Blocks* Blocks* 36Kbit 36Kbit Dual-Port Dual-Port Block Block RAM RAM // FIFO FIFO with with Integrated Integrated ECC ECC SelectIO SelectIO with with ChipSync ChipSync Technology Technology and and XCITE XCITE DCI DCI Low-Power Low-Power RocketIO™ RocketIO™ GTP GTP Serial Serial Transceivers* Transceivers* PCI-Express PCI-Express Endpoint Endpoint Blocks* Blocks* FPGA vs ASIC CPLD vs FPGA CPLD FPGA Struktura niejednorodna Średnia ilość zasobów Narzucona struktura połączeń Duża szybkość Struktura tablicowa Duża ilość zasobów Duża dowolność łączenia zasobów Średnia szybkość
Podobne dokumenty
Szeregowy interfejs komunikacyjny dla układów FPGA serii Virtex
W artykule została przedstawiona idea skalowalnego interfejsu o
potencjalnie dużej prędkości transmisji, przeznaczonego dla
wszystkich układów Virtex z serii 4 i 5. Interfejs ten stanowi
prostą i t...
