Materialy wykladowe 2
Transkrypt
Materialy wykladowe 2
Click Co totojest editmikroelektronika Master title style Click to edit Master text styles Second Level MIKROELEKTRONIKA [gr.], dział Third Level elektroniki zajmujący się działaniem, Fourth Level Fifth Level konstrukcją i technologią układów → scalonych. Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Click Co to to edit jest Master układ scalony title style SCALONY Click to editUKŁAD, Master text styles miniaturowy układ Second Level (mikroukład), elektroniczny w którym Third część lub Level wszystkie elementy wraz z ich Fourth Level połączeniami są wytworzone w jednym Fifth Level cyklu technologicznym wewnątrz lub na powierzchni wspólnego podłoża. Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Typy układów scalonych Click to edit Master title style Click to edit Master text styles Hybrydowe Second Level Grubowarstwowe Third Level Fourth Level Cienkowarstwowe Fifth Level Monolityczne Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Zalety układów scalonych Click to edit Master title style Click edit niski to koszt Master text styles Second Level małe rozmiary Third Level wysoka Fourth Level jakość i niezawodność Fifth Level elementy mają jednakowe charakterystyki temperaturowe Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Liczba tranzystorów w kolejnych procesorach Click to edit Master title style Click to edit Master text styles Second Level Third Level Fourth Level Fifth Level Prawo Moore’a (1965) – liczba tranzystorów w układzie scalonym podwaja się co 18 miesięcy http://www.intel.com/technology/mooreslaw/index.htm Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Układy monolityczne Click to edit Master title style Click Standardowe to edit Master text styles Second Level ASIC - specjalizowane Third Level Application Specific Integrated Circuits Fourth Level Układy zaprojektowane i wytworzone zgodnie ze specyfikacją klienta Fifth Level ASSP Application Specific Standard Product Układy wykonywane w technologii ASIC lecz dla wielu klientów Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Zalety standardowych Click to edit Master titleUS style Click Niskitokoszt edit Master text styles Second Level“z półki” Dostępność Third Level Sprawdzona niezawodność Fourth Level Fifth Leveldostawców (zwykle) Wielu różnych Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Wady standardowych Click to edit Master titleUS style Nie zoptymalizowane konkretnego Click to edit Master textdla styles systemu Second Level Trudno produkt różny od Third stworzyć Level Fourth Level konkurencyjnych Fifth Level Duże zużycie powierzchni Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Układy ASIC Click to edit Master title style ASIC Application Specific Integrated Circuits Click to edit Master text styles CUSTOM Second Third Level SEMI-CUSTOM Level Fourth Level CELL-BASED Fifth Level STANDARD CELLS COMPILED CELLS MACRO CELLS Katedra Mikroelektroniki i Technik Informatycznych PŁ ARRAY-BASED CUSTOM ROUTING (GATE ARRAYS) PROGRAMMABLE, FUSABLE (FPGA) M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Klasyfikacja ASIC: I. Click Semicustom IC –Master Monolityczne układy scalone to edit title style wytworzone na zamówienie klienta, różniące się od standardowych 1 lub 2 maskami i tylko jemu sprzedawane Click to edit Master text styles II. Custom IC - Monolityczne układy scalone wytworzone na Second Level zamówienie klienta, w których wszystkie maski są indywidualnie zaprojektowane, i tylko jemu sprzedawane : Third Level Standard Cell IC Fourth Level Full Custom IC Fifth Level III. Programmable Logic Device (PLD) - Monolityczne układy z zabezpieczeniem i układami logicznymi opartymi na tablicach (gate tables), które można zaadaptować dla konkretnego użytkownika i może on (czasem) dokonać przeprogramowania w systemie Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Zalety układów ASIC Click to edit Master title style Łatwiejsza optymalizacja parametrów systemu Click to edit Master text styles Efektywne zużycie powierzchni Second Level Zwiększone Third Level osiągi (przez zastąpienie Fourth Level kilku układów) Fifth Level Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Wady układów ASIC Click to edit Master title style Wyższy koszt jednostkowy Click Użytkownik płaci zatext projekt to edit Master styles Second Level Pojedynczy dostawca Third Level Potrzeba własnych specjalistów Fourth Level Fifth Długi czas Level przygotowania Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Lata 90-te – MEMS Click to edit Master style (Micro Electro Mechanical title Systems) Inne nazwy Microsystems (Europe) Micromachines (Japan) Układ mikroelektroniczny zawierający jednocześnie Click to edit Master text styles struktury elektryczne jak i mechaniczne Second Level Third Level A human hair: 80~100 µm Fourth Level Fifth Level Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ Topografia układu scalonego Click to edit Master title style Wewnętrzne pierścienie masy i zasilania Pad zasilania Pierścienie masy i zasilania Click to edit Master text styles PadSecond wejściowy Third Level Pad wyjściowy Level Fourth Level Fifth Level Kanał rutingowy Pad masy Rząd komórek standardowych Projektant: dr K.Szaniawski Katedra Mikroelektroniki i Technik Informatycznych PŁ M. Napieralska Katedra Mikroelektroniki i Technik Informatycznych PŁ