docW12_Klucze analogowe [tryb zgodnoœci]
download 
Reklamacja Transkrypt
W12_Klucze analogowe [tryb zgodnoœci]
Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Klucze analogowe Wrocław 2010 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Pojęcia podstawowe Podstawą realizacji układów impulsowych oraz cyfrowych jest wykorzystanie wielkosygnałowej pacy elementów aktywnych, przełączanych między stanami odcięcia i przewodzenia (zero - jeden). Przejścia pomiędzy tymi stanami powinny zachodzić w możliwe jak najkrótszym czasie. Jeśli klucz jest włączony to Uwyj powinno być równe Uwej, jeżeli wyłączony to Uwyj powinno być równe zero. Realizacja coraz szybszych układów przełączających wynika z konieczności przetwarzania coraz większej ilości informacji w jednostce czasu. Współczesna technologia umożliwia przełączanie elementów półprzewodnikowych w zakresie nanosekund do kilkudziesięciu pikosekund. 1 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Pojęcia podstawowe Idealny klucz I stan włączenia I stan wyłączenia U U zerowa rezystancja w stanie włączenia nieskończona rezystancja w stanie wyłączenia Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Pojęcia podstawowe Rzeczywisty klucz I RF stan włączenia I RF RR>>RF stan wyłączenia RR U UF + U UF – niezerowa rezystancja w stanie włączenia RF skończona rezystancja w stanie wyłączenia RR 2 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Pojęcia podstawowe Parametry kluczy analogowych ⇒ rezystancja w stanie włączenia RF ⇒ rezystancja w stanie wyłączenia RR ⇒ zakres napięć wejściowych ⇒ przenikanie sygnału sterującego na wyjście ⇒ czasy przełączeń ⇒ wprowadzane zniekształcenia ⇒ szczątkowe napięcie klucza ⇒ maksymalny prąd przewodzenia ⇒ maksymalna moc rozproszenia Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Klucze elektroniczne Tranzystor bipolarny jako klucz +EC RC RB Uwy Eg Ube Tranzystor jest sterowany silnym sygnałem od stanu zatkania do nasycenia warunek nasycenia tranzystora I C = (0,1L0,2) ⋅ β ⋅ I B 3 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Klucze elektroniczne Tranzystor bipolarny jako klucz eg ic stan aktywny tranzystora EF ICsat t T t T włączenie tranzystora -ER ube EC uwy stan nasycenia tranzystora UBEwł t UCEsat Rb C we -ER t td tf ts tr ib IBwł stan zatkania tranzystora t T tb IBR Politechnika Wrocławska eg Instytut Telekomunikacji, Teleinformatyki i Akustyki EF t T -ER Klucze elektroniczne Tranzystor bipolarny jako klucz ube czas opóźnienia (delay time) – tranzystor w stanie zatkania UBEwł t Rb C we -ER t d = Rg Cwe ln ib IBwł EF + E R EF − U BEwł Cwe = C je + C jc czas opadania (fall time) – tranzystor w stanie aktywnym t T tb IBR t f = τ n ln ic βI Bwł βI Bwł − I Csat = τ n ln kF kF − 1 ICsat t T EC uwy τ - stała czasowa równa odwrotności 3-dB pulsacji granicznej ω g n wzmacniacza OE kF – współczynnik przesterowania przy włączaniu tranzystora kF = UCEsat t td tf I Bwł β ≥1 I Csat ts tr 4 Politechnika Wrocławska eg Instytut Telekomunikacji, Teleinformatyki i Akustyki EF t T -ER Klucze elektroniczne Tranzystor bipolarny jako klucz ube UBEwł t Rb C we -ER czas magazynowania (storage time) – czas usuwania namiarowego ładunku zgromadzonego w B, wynikający z przesterowania i głębokiego wejścia w nasycenie ib t s = τ s ln IBwł t T tb IBR τs – średni czas życia nośników w warunkach nasycenia kR – współczynnik przesterowania zwrotnego ic ICsat kR = t T UCEsat t td I BR β >0 I Csat I BR = (ER + U BEwł ) RB czas narastania (rise time) – tranzystor w stanie aktywnym – dalsze usuwanie ładunków aż do stanu zatkania traznystora uwy EC kF + kR kR + 1 tf tr = τ n ln ts tr kR + 1 kR Politechnika Wrocławska eg Instytut Telekomunikacji, Teleinformatyki i Akustyki EF t T -ER Klucze elektroniczne Tranzystor bipolarny jako klucz ube UBEwł t Rb C we -ER Gdy IC = 0 koniec procesu przejściowego na wyj. Aby na wej napięcie Ube osiągnęło poziom –ER musi upłynąć czas „bierny” (czas po którym Ube = 1,1 (-ER) ib tb = 2,3RB Cwe IBwł t T tb IBR ic ICsat t T EC uwy UCEsat t td tf ts tr 5 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Klucze elektroniczne Tranzystor bipolarny jako klucz +EC Elementarny układ klucza jest stosunkowo wolny – stosuje się zatem pewne modyfikacje: RC kondensator przyspieszający Cd – skraca czas przełączania o rząd ale także obciąża źródło dużym chwilowym prądem ładowania oraz zmniejsza częstotliwość powtarzania impulsów (zwiększa się tb), trudno też stosować dodatkowe C w układach scalonych RB Eg Cd Uwy Ube stosowanie silnego sterowania (małe RB) przy jednoczesnym unikaniu wchodzenia w stan nasycenia dla redukcji czasu magazynowania ts Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Klucze elektroniczne Tranzystor MOSFET jako klucz +ED RD Rg Co Eg UGS Uwy Układy z MOS stosowane m.in. w scalonych układach cyfrowych, w analogowych ukł. przełączanymi pojemnościami lub w układach z przełączaniem prądów. Szeroki zakres stosowania wynika z faktu, że MOS wyróżniają się prostotą technologiczną i układową, małą powierzchnią i bardzo małym poborem mocy Pojemność Co w praktyce stanowią pojemności wejściowe tranzystora 6 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki eg Klucze elektroniczne Tranzystor MOSFET jako klucz τ 1 = Rg (C gs + C gd ) E Ugs narasta z τ1 2,2τ 1 UOFF E E F −U OFF t -ER td tr tf id C gd IDS C gd + Co po czasie tr ustala się ugs ustalone ugs 2,2τ 1 narastające ugs powoduje powstanie przepięcia ∆U D = E t T -ER ugs po czasie td , Ugs = UOFF i zaczyna płynąć id t d = τ 1 ln włączenie klucza EF IDF pojawia się id t r = 2,2τ 1 − t d t t2 uwy = uds maleje z powodu rozładowania się Co+ Cgd τ 2 = RD Co t3 przepięcie uwy tpass ∆U D proces rozładowania trwa do momentu przejścia tranzystora +ED z zakresu pentodowego do triodowego – czas t2 UDSsat UDF Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki eg EF Klucze elektroniczne Tranzystor MOSFET jako klucz po osiągnięciu zakresu triodowego rwyj = rd jest niewielka (1/gm) i następuje szybkie rozładowanie Co τ 3 = Co RD 1 + RD g m po upływie t3 = 2,2τ3 id = IDF zaś uwy = UDF równe spadkowi napięcia na rez.kanału 1/gm całkowity czas włączenia klucza: t wł = t d + t r + t 2 + t3 t E t T -ER ugs 2,2τ 1 2,2τ 1 UOFF t -ER td tr tf id IDS IDF t t2 t3 uwy ∆U D +ED UDF tpass UDSsat t 7 eg Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki wyłączenie klucza EF Klucze elektroniczne E -ER ustalone ugs ugs po zmianie zbocza eg ,maleje ugs ze stała τ1 maleje ugs 2,2τ 1 prąd id maleje do zera, gdy ugs osiąga wartość UOFF po czasie: E t f = τ 1 ln t T Tranzystor MOSFET jako klucz ER + U OFF UOFF t -ER napięcie ugs ustala się po czasie 2,2τ1 2,2τ 1 td tr tf id Rozpoczyna się ładowanie Co + Cgd w pasywnym układzie odcięcia tranzystora. Napięcie drenu ustala się po czasie: IDS id = 0 IDF t t2 t pass = 2,2τ 2 t3 ustalone Uds uwy całkowity czas wyłączenia klucza: ∆U D +ED t wył = 2,2τ 2 + t pass UDF tpass UDSsat t Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Klucze elektroniczne Tranzystor MOSFET jako klucz CMOS Aby zwiększyć zakres dopuszczalnych napięć wejściowych zamiast jednego tranzystora MOSFET stosuje się klucz CMOS, zbudowany z dwóch komplementarnych tranzystorów MOSFET łączonych równolegle. +U T1 Uwe Klucz włączony na BT1 typu „n” podajemy +U, a BT2 typu „p” łączymy z masą Uwe może być z zakresu 0 < Uwe ≤ +U Uster = +U Uwy T2 Uster Klucz wyłączony Uster = 0 8 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Bramki logiczne Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Bramki logiczne Parametry Obciążalność logiczna bramki (N) - maksymalna liczba bramek, jaka może być równolegle sterowana z wyjścia pojedynczej bramki. Napięcia poziomów logicznych (HIGH, LOW) - zakresy napięć wejściowych oraz wyjściowych, które układ realizuje jako gwarantowany stan 1 oraz gwarantowany stan 0. Margines zakłóceń - określa dopuszczalną wartość napięcia sygnału zakłócającego, nie powodującego jeszcze nieprawidłowej pracy układu. Moc strat na bramkę - określa moc pobieraną przez układ ze źródła zasilania. 9 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Bramki logiczne Parametry Czas propagacji - określa czas opóźnienia odpowiedzi układu na sygnał sterujący i jest podstawową miarą szybkości działania układu cyfrowego. Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki CMOS - TTL 10 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Schemat układu 74LS00 Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki Porównanie TTL - CMOS 11
