6. Złącze pn i MOS

Transkrypt

6. Złącze pn i MOS
6. Złącze pn i MOS
Rozkład ładunku i potencjału w złączu
Charakterystyki prądowo-napięciowe
Dioda tunelowa
Tranzystor złączowy
Złącze MOS i tranzystory polowe
Powstawanie bariery potencjału na złączu pn
W - warstwa zubożona
(obszar ładunku przestrzennego,
swobodne dziury i elektrony
“wymiecione” poza ten obszar)
Vbi - bariera potencjału,
napięcie powstające na złączu
na wskutek dyfuzji jonów
(ang. built-in potential)
2
Rozkład potencjału w złączu pn
rozkład ładunku w złączu pn
rozkład pola elektrycznego
E(x) ~ eN a,d x
wysokość bariery potencjału :
N N 
eVbi = Eg − k B T ln c V 
 NdNa 
rozkład potencjału:
V(x) ~ eN a,d x2
3
Złącze np i n+p
Na=Nd
Wn = Wp
Na<<Nd
Wp>>Wn
4
Wpływ zewnętrznego napięcia na barierę potencjału
Stan równowagi, V=0
Polaryzacja
przewodzenia
Polaryzacja zaporowa
5
Charakterystyka prądowo-napięciowa złącza pn
Kierunek przewodzenia:
prądy dyfuzyjne nośników większościowych rosną
 e(V b − V) 
 eV 
j ∝ exp  −
 = const * exp 

k
T
k
T
B


 B 
Kierunek zaporowy:
tylko prąd unoszenia
nośników mniejszościowych,
j = const
6
Przepływ prądu przez złącze pn c.d.
Jh= Jhrek - Jhgen
Je = Jerek -Jegen
j= Jh+Je
j = (J h
Jh
gen
Je
gen
gen
+ Je
gen
 eV 
)(exp 
 − 1)
kBT 
2
ni Lp
=
Nd τ p
2
n Ln
= i
Na τ n
7
Przebicie złącza dla dużych napięć w kierunku zaporowym
dioda Zenera
przebicie lawinowe
8
przebicie tunelowe
Dioda tunelowa
Ujemny opór - Ustaje tunelowanie elektronów
do pustych stanów w paśmie walencyjnym
9
Tranzystor pnp ze wspólną bazą
emiter
kier. przewodzenia
baza
kolektor
kier. zaporowy
Nośniki mniejszościowe (dziury) wstrzykiwane do bazy zwiększają prąd w kierunku
10
zaporowym w kolektorze
Tranzystor npn
11
Złącze metal-półprzewodnik (Schottky’ego)
12
Złącze metal-półprzewodnik (Schottky’ego)
ΦB – wysokość bariery na złączu
W – szerokość obszaru zubożonego
13
Struktura MOS
typ p
typ n
14
MOS – Metal Oxide Semiconductor
15
Heterozłączowy tranzystor polowy (HFET)
HEMT (high electron mobility transistor)
16
HEMT
17
polowy tranzystor złączowy (JFET)
18
Technologia CMOS
1.p-type Si
2. SiO2 - termiczne utlenianie
3. Fotolitografia (nanoszenie warstwy fotorezystu
(PR), maska+UV, usuwanie PR, wygrzewanie)
5. Trawienie tlenku w odsłoniętych miejscach
6.Po usunieciu PR domieszkowanie n obszarów
żródła i drenu
7. Następna fotolitografia (bramka)
8. Następna fotolitografia - kontakty
19