Układ elementarnej pamięci cyfrowej

Opis ćwiczenia
Układ elementarnej pamięci cyfrowej
Pod określeniem „pamięć cyfrowa” będziemy rozumieć układ, do
którego moŜna wprowadzić i przez pewien czas w nim przechowywać ciąg
liczb zero-jedynkowych. Poszczególne cyfry są przechowywane w
elementarnych komórkach pamięci. Ilość elementarnych komórek tworzących pamięć określa wielkość pamięci. Dwie cyfry, 0 i 1, są reprezentowane przez tzw. stany logiczne: stan logiczny niski (L) i stan logiczny
wysoki (H). Przez stan logiczny niski będziemy rozumieli potencjał bliŜszy potencjałowi masy układu elektronicznego - w układach TTL jest to
potencjał z zakresu od -0,8V do +0,8V; przez stan logiczny wysoki będziemy rozumieli potencjał bardziej odległy od potencjału masy - w układach TTL jest to potencjał z zakresu od +2V do +5,5V. Zwykle stanowi
wysokiemu przyporządkowuje się cyfrę 1 a stanowi niskiemu cyfrę 0.
KaŜda elementarna komórka pamięci moŜe znajdować się w jednym
z dwu stanów, reprezentujących dwie cyfry: jeden stan reprezentuje cyfrę
0, drugi stan reprezentuje cyfrę 1. Rolę takiej komórki moŜe spełniać
układ składający się z przerzutnika RS i kilku dodatkowych elementów
logicznych. Zasadniczą cześcią komórki pamięci jest przerzutnik RS.
Dodatkowe elementy logiczne pełnią rolę pomocniczą; pośrednicząc pomiędzy przewodami wejściowymi komórki a wejściami przerzutnika zapewniają prawidłowe sterowanie jego wejść.
Zadaniem studenta w niniejszym ćwiczeniu będzie przebadanie
działania przerzutnika RS pod "kątem" moŜliwości wykorzystania go jako
elementarnej komórki pamięci, budowa takiej komórki oraz dokładne
określenie zmian stanów logicznych w czasie w róŜnych miejscach przerzutnika RS podczas wprowadzania cyfry do komórki.
Na rysunku 1 zostały pokazane dwa typy przerzutnika RS. Na rys.
1a widzimy przerzutnik RS zbudowany z bramek NAND, na rys. 1b widzimy przerzutnik RS zbudowany z bramek NOR.
R
R
Q
a)
Q
b)
Q
Q
S
S
Rys. 1. Przerzutniki RS: zbudowany z bramek NAND (rys.a)
oraz zbudowany z bramek NOR (rys. b).
Opis ćwiczenia „Układ elementarnej pamięci cyfrowej.”
s tr. 2
Analizując działanie przerzutnika RS moŜemy zauwaŜyć, Ŝe stan
jego wyjść nie zawsze jest określony przez stany logiczne jego wejść. Jest
to cecha układu pamiętającego. Takiej własności nie ma np. pojedyncza
bramka logiczna, w której stan logiczny wyjścia jest zawsze jednoznacznie określony przez stany logiczne wejść. W przerzutniku RS stan
wyjścia (dokładniej: kombinacja stanów logicznych na wyjściach) zaleŜy
od przebiegu w czasie zmian stanów logicznych na wejściach.
Na wyjściu przerzutnika RS moŜliwe jest istnienie trzech kombinacji stanów logicznych:
1. stan logiczny niski (L) na wyjściu Q i stan logiczny wysoki (H) na
wyjściu Q ;
2. stan logiczny wysoki (H) na wyjściu Q i stan logiczny niski (L) na
wyjściu Q ;
3. ten sam stan logiczny na obu wyjściach przerzutnika
- stan wysoki na wyjściach przerzutnika zbudowanego z bramek NAND
(tak jest wtedy, gdy na oba wejścia tego przerzutnika podajemy stan
logiczny niski),
- stan niski na wyjściach przerzutnika zbudowanego z bramek NOR (tak
jest wtedy, gdy na oba wejścia tego przerzutnika podajemy stan
logiczny wysoki).
Kombinacjom pierwszej i drugiej przyporządkowuje się dwie cyfry:
0 i 1. Poprzez odpowiednie sterowanie wejść przerzutnika (inne dla
przerzutnika zbudowanego z bramek NAND, inne dla przerzutnika zbudowanego z bramek NOR) wyklucza się wystąpienie kombinacji trzeciej.
Do stwierdzenia jaką cyfrę reprezentuje stan wyjścia przerzutnika wystarczy sprawdzenie jednego określonego wyjścia.
Aby wprowadzić do komórki konkretną cyfrę, naleŜy na wejścia
przerzutnika podać ściśle określone stany logiczne; na jedno wejście stan
L, na drugie wejście stan H. W momencie podania na wejścia przerzutnika
RS dwu róŜnych stanów logicznych zaczyna się faza wprowadzania cyfry
do komórki, którą jest przerzutnik. Aby nastąpiła faza pamiętania
(przechowywania) wprowadzonej cyfry, stan logiczny jednego z wejść
musi zostać zmieniony: dla przerzutnika z rys. 1a musi zostać zmieniony
stan logiczny na wejściu, na którym podczas fazy wprowadzania cyfry był
stan L, dla przerzutnika z rys. 1b musi zostać zmieniony stan logiczny na
wejściu, na którym podczas fazy wprowadzania cyfry był stan H. Dopóki
stany logiczne obu wejść, tak doprowadzone do równości nie zmieniają
się, dopóty trwa faza pamiętania wprowadzonej cyfry. Dokładne
określenie zmian stanów logicznych w czasie w róŜnych miejscach
przerzutnika zachodzących podczas przejścia z fazy wprowadzania do
fazy pamiętania konkretnej cyfry będzie dokonywane przez studenta podczas wykonywania ćwiczenia.
Opis ćwiczenia „Układ elementarnej pamięci cyfrowej.”
s tr. 3
Ogólny schemat elementarnej komórki pamięci, zawierającej przerzutnik RS najprościej jest sobie wyobrazić jako układ posiadający dwa
wejścia, wyjście oraz przerzutnik RS. Na jedno wejście będziemy podawać wprowadzaną cyfrę - będzie to „wejście danych”; na drugie wejście
będziemy podawać sygnał „rozkazujący” zapamiętanie wprowadzanej
cyfry - będzie to wejście „zegarowe” (synchronizujące). Wewnątrz układu
będzie znajować się przerzutnik RS. Jedno z wyjść przerzutnika RS będzie
wyjściem komórki pamięci.
Rysunek 2a przedstawia schemat ogólny elementarnej komórki pamięci. Wejście We1 jest wejściem danych, wejście We2 jest wejściem
zegarowym, wyjście Q jest wyjściem danych. Rysunek 2b przedstawia
jednobajtową pamięć złoŜoną z ośmiu komórek elementarnych. Wejście
zegarowe jest wspólne dla wszystkich komórek elementarnych.
Oznaczenia wejść danych symbolami D, wejścia zegarowego
symbolem C i wyjścia symbolem Q są oznaczeniami najczęściej stosowanymi w układach pamięci o niewielkich pojemnościach (np. układ
scalony UCY7475). PoniewaŜ symbole te często stosuje się do oznaczania
wejść i wyjść przerzutnika D, moŜe to prowadzić do nieporozumień.
Określanie układu tylko na podstawie napotkanych w literaturze oznaczeń
jego wyprowadzeń moŜe prowadzić do błędnych wniosków.
Rysunek 3 przedstawia dokładny schemat prostego układu elementarnej komórki pamięci zawierającej przerzutnik RS. Zastosowany tu
przerzutnik RS jest zbudowany z bramek NAND. MoŜliwe jest rozwiązanie zawierające przerzutnik RS zbudowany z bramek NOR. Mogą być
inne rozwiązania układu elementarnej komórki pamięci, niŜ pokazany.
Równie dobrze rolę takiej komórki będzie pełnił wspomniany przerzutnik
D.
s tr. 4
Opis ćwiczenia „Układ elementarnej pamięci cyfrowej.”
We2
R
Q
We1
Q
S
Rys. 3. Układ elementarnej pamięci cyfrowej z przerzutnikiem
RS zbudowanym z bramek NAND.
Jak widzimy, w układzie elementarnej komórki pamięci przedstawionej na rys. 3, oprócz przerzutnika znajduje się jeden element zaprzeczenia logicznego i dwie bramki OR. Element zaprzeczenia logicznego
umoŜliwia wprowadzenie cyfry do przerzutnika RS. Bramki OR umoŜliwiają wprowadzenia przerzutnika w fazę pamiętania. Na wejście We2
podaje się stan logiczny L albo H - w zaleŜności od tego, której fazy pracy
komórki (wprowadzania albo pamiętania cyfry) Ŝądamy. Jedno z wyjść
przerzutnika jest bezpośrednim wyjściem komórki pamięci. Cyfra
reprezentowana przez stan logiczny na tym wyjściu jest cyfrą przechowywaną w komórce. Na drugim wyjściu mamy zawsze stan logiczny przeciwny do stanu logicznego występującego na wyjściu bezpośrednim
komórki. Tak więc oba wyjścia są wyjściami komórki pamięci, z tym, Ŝe
na jednym wyjściu „mamy” przechowywaną cyfrę wprost, zaś na drugim
wyjściu mamy cyfrę „przeciwną” do cyfry przechowywanej w komórce
pamięci.
Rysunek 4 przedstawia schemat układu elementarnej komórki pamięci zawierającej przerzutnik RS zbudowany z bramek NOR. Tutaj takŜe
mamy oprócz przerzutnika RS jeden element zaprzeczenia logicznego oraz
dwie bramki pomocnicze, z tym Ŝe są to bramki AND. Funkcje wejść We1
i We2 są podobne, jak funkcje wejść We1 i We2 w układzie przedstawionym na rys. 3.
s tr. 5
Opis ćwiczenia „Układ elementarnej pamięci cyfrowej.”
We2
R
Q
We1
Q
S
Rys. 4. Układ elementarnej pamięci cyfrowej z przerzutnikiem
RS zbudowanym z bramek NOR.
Układy przedstawione na rys. 3 i 4 noszą nazwę przerzutników typu "latch" (zatrzask).
Rysunek 5 przedstawia schemat logiczny
układu scalonego UCY7475, zawierającego 4 przerzutniki typu "latch".
Rys. 5. Schemat logiczny układu scalonego UCY7475.
Wejścia D są tzw. wejściami informacyjnymi (wejściami danych),
wejścia G są wejściami taktującymi (zegarowymi). Stosując oznaczenie
wejścia zegarowego za pomocą symbolu "G", wprowadzamy rozróŜnienie
pomiędzy przerzutnikiem latch a przerzutnikiem D, w którym wejście
informacyjne oznacza się symbolem "D" a wejście zegarowe symbolem
"C" albo symbolem "CK".
Informacja istniejąca na wejściu D jest wpisywana do przerzutnika
podczas dodatniego zbocza sygnału prostokątnego na wejściu G. Po
wpisaniu informacja jest "widoczna" wprost na wyjściu Q, zaś jako
zaprzeczenie - na wyjściu Q .
Układy scalone UCY7475 mają zastosowanie w miernikach, które
mierzą i wyświetlają zmieniającą się w czasie wielkość, np. częstość. Z
kaŜdej dekady licznika (układ scalony UCY7490 na rys.6) jest podawana
czterema przewodami przez układ UCY7475 do układu UCY7447
kombinacja stanów logicznych reprezentująca w kodzie BCD cyfrę. Układ
UCY7447 podaje stany niskie na odpowiednie przewody zasilające 7
segmentów wyświetlacza. Aby wyświetlacz nie pokazywał niepotrzebnie
Opis ćwiczenia „Układ elementarnej pamięci cyfrowej.”
s tr. 6
szybko zmieniających się liczb podczas procesu liczenia, układ UCY7475
"trzyma " i przekazuje do układu pamiętaną cyfrę, otrzymaną w poprzednim pomiarze. Dopiero po zakończeniu bieŜącego pomiaru, tzn. po
zakończeniu procesu liczenia (lecz jeszcze przed wyzerowaniem licznika)
na wejścia G przerzutników jest podawany dodatni impuls. Podczas
trwania dodatniego impulsu poszczególne stany logiczne zawierające
informację o cyfrze są wpisywane do przerzutników i potem są "trzymane" w nich aŜ do zakończenia następnego pomiaru. W ten sposób na
wyświetlaczu widzimy cały czas wynik zmieniający się (albo nie) w momentach ukończenia kaŜdego pomiaru.
Rys. 6. Układ scalony UCY7475 w układzie wyświetlania wyników
pomiaru.
Rolę komórek pamięci mogą pełnić takŜe inne przerzutniki, np.
przerzutniki D. Przerzutnik latch moŜe być zawsze zastąpiony
przerzutnikiem D. Przerzutnik D nie zasze moŜe być zastąpiony
przerzutnikiem latch. Z przerzutnika D moŜna - łącząc wyjście Q z
wejściem D - utworzyć tzw. dwójkę liczącą; z przerzutnika latch nie da się
w ten sposób utworzyć dwójki liczącej. Pomimo, Ŝe przerzutnik D i
przerzutnik latch są róŜnymi układami, bywają mylone ze sobą; często
spotyka się oznacznie wejść przerzutnika latch takimi symbolami, jak dla
przerzutnika D.
s tr. 7
Opis ćwiczenia „Układ elementarnej pamięci cyfrowej.”
Plan ćwiczenia.
1. Przeanalizować działanie przerzutników RS, przedstawionych na rys. 1a
i 1b, przedstawiając zaleŜność stanów logicznych Q i Q od stanów wejść
R i S, zmieniających się w czasie jak na rys. 5; zbudować takie
przerzutniki i sprawdzić ich działanie. Uzupełnić rysunki 5a oraz 5b
wykresami przebiegów stanów logicznych na wyjściach Q i Q .
H
R
a)
S
Q
Q
H
R
L
H
b)
S
L
H
Q
L
H
L
t
Q
L
H
L
H
L
H
L
t
Rys. 5. Przebiegi stanów logicznych na wejściach przerzutników RS, pozwalające
na zbadanie działania: przerzutnika zbudowanego z bramek NAND (rys.
5a) i przerzutnika zbudowanego z bramek NOR (rys. 5b).
2. Trzymając się przyporządkowania stanom logicznym L i H cyfr - odpowiednio - 0 i 1, przedstawić przebiegi stanów logicznych na wejściach i i
wyjściach, odpowiadające wprowadzaniu i pamiętaniu cyfr 0 oraz 1.
NaleŜy zaznaczyć fazę wprowadzania i fazę pamiętania danej cyfry. Określić, które wyjście przerzutnika reprezentuje wprowadzoną i pamiętaną
cyfrę wprost. Zadanie wykonać dla obu rodzajów przerzutnika RS (zbudowanego z bramek NAND i zbudowanego z bramek NOR). Do wykonania tego punktu ćwiczenia wykorzystujemy wyniki uzyskane w punkcie 1
ćwiczenia.
3. Przeanalizować działanie układów pamięci, przedstawionych na rys. 3 i
4. Zbudować jeden z tych układów i sprawdzić jego działanie. Przedstawić
wykresy przebiegów stanów logicznych na wejściach We1 i We2, w
punktach R i S oraz na wyjściach Q i Q , odpowiadające fazom wprowadzania i pamiętania cyfr 0 (stan log L) oraz 1 (stan log. H) dla obu
układów (z rys. 3 i z rys. 4).
4. Aby nastąpiło zapamiętanie cyfry przez omówione układy pamięci, wystarczy na wejście We2 podać krótki impuls podczas trwania ustalonego
stanu logicznego (reprezentującego wprowadzaną cyfrę) na wejściu We1.
Określić, jak powinny „wyglądać” takie impulsy dla obu układów (z rys. 3
i z rys. 4).
Opis ćwiczenia „Układ elementarnej pamięci cyfrowej.”
s tr. 8
5. Przebadać działanie jednego z przerzutników układu scalonego
UCY7475. Przedstawić wykresy przebiegów stanów logicznych
ukazujących działanie przerzutnika, jako komórki pamięci.
Do budowy układów naleŜy wykorzystać płytki z zamontowanymi
na nich układami scalonymi TTL, zawierającymi bramki NAND
(UCY7400 - 1 układ) i NOR (UCY 7402 - 1 układ), zasilacz napięcia
stałego 5V, ręczny generator stanów logicznych oraz płytkę z diodami
luminescencyjnymi do badania stanów logicznych. Elementy AND tworzymy z dwu elementów NAND, elementy OR tworzymy z dwu elementów
NOR. Element zaprzeczenia logicznego otrzymujemy z bramki NAND
albo NOR w łatwy sposób (np. poprzez zwarcie ze sobą wejść bramki).
NaleŜy pamiętać o konieczności podłączenia napięcia zasilania układów
scalonych: biegun ujemny źródła zasilania przyłączyć do wyprowadzeń
układów scalnych oznaczonych symbolem "GND" (takŜe "0V", "ziemia")
a biegun dodatni - do wyprowadzeń oznaczonych symbolem "VCC" (takŜe
"U CC ", "+5V", "napięcie zasilania").
Literatura.
1. Jan Pieńkos, Janusz Turczyński: „Układy scalone TTL w systemach
cyfrowych”, WKŁ, Warszawa, 1980r.
2. Jan Pieńkos, Janusz Turczyński: „Układy scalone TTL serii UCY74 i
ich zastosowanie”, WKŁ, Warszawa, 1977r.
3. Andrzej Sowiński:„Cyfrowa technika pomiarowa”, WKŁ, Warszawa,
1977r.
4. Wiesław Traczyk: „Układy cyfrowe automatyki”, Wyd. NaukowoTechniczne, Warszawa, 1976r.
Roman Kazański.
Wersja rozszerzona.
Lublin, 23 maja, 2001r.
Ostatnia zmiana: 17 stycznia 2003r.