Piotr Ładnowski - Politechnika Warszawska

Transkrypt

Politechnika Warszawska
Wydział Elektroniki i Technik Informacyjnych
Instytut Systemów Elektronicznych
Piotr Ładnowski
NUMER INDEKSU 206097
Praca Magisterska
WOLTOMIERZ FAZOCZUŁY
Praca wykonana pod kierunkiem:
DR INŻ. MARIUSZ SUCHENEK
WARSZAWA 2014
Woltomierz fazoczuły
Tematem pracy jest zaprojektowanie i budowa selektywnego i wysokoczułego przyrządu
pomiarowego, umożliwiającego pomiar napięcia i opóźnienia fazowego sygnałów
sinusoidalnych. W tym celu przeanalizowane zostały popularne rozwiązania, występujące
w układach dostępnych na rynku. Na ich podstawie opracowano projekt urządzenia,
charakteryzującego się porównywalnymi parametrami przy jednoczesnym ograniczeniu
kosztu konstrukcji do poziomu znacznie niższego od cen komercyjnie oferowanych
przyrządów. Następnie wykonano pomiary z wykorzystaniem opracowanego sprzętu a ich
wyniki zaprezentowano wraz ze stosownym komentarzem.
Słowa kluczowe do wyszukiwarki: wzmacniacz fazoczuły, woltomierz selektywny, tani.
Phase-sensitive voltmeter
This paper covers design and construction of a highly sensitive measurement device, that
allows its user to measure voltage and phase delay of sinusoidal signals. It includes
an analysis of popular solutions used in commercially avaible devices, that has served as
a foundation for the design process. The constructed voltmeter is characterised by parameters
comparable to other designs, however can be manufactureds for a significantly lower price.
The paper also includes measurements performed using the constructed device, commented
apropriately.
Search engine keywords: lockin amplifier, selective voltmeter, low cost.
Strona 2
Spis treści
1 Wstęp..................................................................................................................................................5
2 Wzmacniacze typu Lock-In...................................................................................................................6
3 Komercyjnie dostępne wzmacniacze fazoczułe....................................................................................8
3.1. Stanford Research SR810/SR830................................................................................................8
3.2. Signal Recovery 7280................................................................................................................10
3.3. Scitek Model 410......................................................................................................................12
3.4. Zurich Instuments HF2LI...........................................................................................................14
4 Zasada działania wzmacniacza homodynowego................................................................................16
5 Założenia............................................................................................................................................19
6 Wzmacniacz homodynowy................................................................................................................20
6.1 Analogowa część wejściowa wzmacniacza.................................................................................20
6.1.1. Stopień wejściowy............................................................................................................21
6.1.1.1. Ogranicznik poziomu................................................................................................22
6.1.1.2. Wtórniki wejściowe..................................................................................................23
6.1.1.3. Wtórnik wejściowy ze sprzężeniem stałoprądowym................................................25
6.1.1.4. Wtórnik wejściowy ze sprzężeniem zmiennoprądowym ..........................................30
6.1.2. Filtr anty-aliasingowy........................................................................................................31
6.2. Blok analogowo-cyfrowy..........................................................................................................40
6.2.1. Przetwornik ADC...............................................................................................................40
6.2.1.1. Częstotliwość próbkowania......................................................................................40
6.2.1.2. Rozdzielczość przetwornika......................................................................................41
6.2.2. Wzmacniacz o wyjściu symetrycznym..............................................................................43
6.3 Blok cyfrowy..............................................................................................................................46
6.3.1. Moduł analizy sygnału referencyjnego..............................................................................48
6.3.2. Moduł akwizycji danych wejściowych...............................................................................50
6.3.3. Moduł uśredniający..........................................................................................................51
6.3.4. Tablica wartości funkcji sinus............................................................................................52
6.3.5. Moduły mnożący i sumujący ............................................................................................54
6.3.6. Estymacja wartości amplitudy sygnału.............................................................................56
6.3.7. Estymacja wartości kąta przesunięcia fazy sygnału względem sygnału odniesienia
...................................................................................................................................................57
6.3.8. Komunikacja z komputerem klasy PC................................................................................58
6.4 Blok zasilający............................................................................................................................60
6.4.1. Zasilanie części analogowej..............................................................................................60
6.4.2. Zasilanie części cyfrowej...................................................................................................63
6.5 Schematy i projekt obwodów drukowanych..............................................................................65
6.5.1. Płyta główna.....................................................................................................................65
6.5.2. Analogowo-cyfrowa karta akwizycji sygnału analogowego...............................................66
7 Uruchamianie i pomiary....................................................................................................................67
7.1. Pomiary wstępne......................................................................................................................67
7.1.1. Testy układów zasilających................................................................................................67
7.1.2. Testowanie układu programowalnego za pomocą interfejsu JTAG...................................68
Strona 3
7.1.3. Sprawdzenie działania oraz podstawowych parametrów pracy przetwornika analogowocyfrowego ADS1672...................................................................................................................70
7.1.4. Pomiary parametrów szumowych zaprojektowanego układu..........................................72
7.1.4.1. Pomiar parametrów szumowych przetwornika analogowo-cyfrowego....................72
7.1.4.2. Pomiar wpływu wzmacniacza o wyjściu różnicowym na parametry szumowe układu.
..............................................................................................................................................74
7.1.4.3. Pomiar wpływu filtru antyaliasingowego na parametry szumowe układu................75
7.1.5. Pomiary charakterystyki filtru antyaliasingowego...........................................................79
7.1.6. Sprawdzenie działania podprogramu generującego sygnał wyzwalania...........................81
7.2. Pomiary z wykorzystaniem woltomierza fazoczułego...............................................................82
8 Wnioski..............................................................................................................................................91
9 Bibliografia.........................................................................................................................................93
10 Załączniki.........................................................................................................................................94
A. Mozaiki obwodów drukowanych:................................................................................................94
B. Wykazy elementów.....................................................................................................................96
C. Schematy blokowe programu:.....................................................................................................99
D. Schematy elektryczne urządzenia.............................................................................................102
D.1. Analogowa płyta-nakładka:...............................................................................................102
D.2. Cyfrowa płyta główna........................................................................................................107
E. Płyta cyfrowa z nakładką............................................................................................................112
Strona 4
1
Wstęp
Szumy i zakłócenia zawsze stanowiły istotną przeszkodę w sytuacji gdy zachodziła
konieczność dokonania pomiaru wartości elektrycznych. Problem ten jest tym większy, im
mniejsza była wartość badanej wielkości fizycznej. Niepożądane składowe sygnału,
wywodzące się między innymi z drgań termicznych w przewodnikach i złączach
półprzewodnikowych,
utrudniają
pomiar
mierzonej
wartości.
niedogodnościom, wprowadza się i sukcesywnie rozwija
Aby
zaradzić
tym
różnorodne techniki poprawy
czułości urządzenia.
Podstawową, i jednocześnie najbardziej oczywistą, jest minimalizowanie zakłóceń
odbieranych przez aparaturę oraz jej wewnętrznych szumów. Realizowane jest to poprzez
właściwe ekranowanie urządzenia oraz odpowiednie projektowania samego układu.
Wykorzystanie wzmacniaczy różnicowych, właściwe projektowanie łańcuchów stopni
wzmacniających, minimalizacja wartości rezystancji w celu ograniczenia wpływu szumów
termicznych czy stosowanie elementów dla których przenikanie zakłóceń z zasilania do
sygnału było jak najmniejsze, były podstawowymi zabiegami pozwalającymi na walkę
z niepożądanymi sygnałami. Również ograniczanie pasma sygnału przyniosło na znaczną
poprawę stosunku sygnału do szumów i zakłóceń, co wykorzystuje się np. w telekomunikacji
czy też w obróbce sygnałów audio.
Wszystkie te techniki nie były jednak w stanie wyeliminować sytuacji w której sygnał
użyteczny przykryty został niepożądanymi sygnałami o wielokrotnie większej amplitudzie.
Na wykrycie takiego sygnału w opisanej sytuacji pozwala wzmacniacz fazoczuły typu lockin. Urządzenie po raz pierwszy zostało zastosowane przez amerykańskiego fizyka Roberta H.
Dicke, pracującego w Princeton University w stanie New Jersey. Komercyjne wprowadzone
zostało w 1962 roku, a opis działania opublikowany został już w 1941 w publikacji Waltera
C. Michelsa i Normy L. Curtis „A Pentode Lock‐In Amplifier of High Frequency Selectivity ”
[1].
Strona 5
2
Wzmacniacze typu Lock-In
Wzmacniacz typu Lock-In, nazywany również woltomierzem fazoczułym lub wzmacniaczem
homodynowym jest precyzyjnym przyrządem pomiarowym umożliwiającym pomiar
amplitudy i fazy sygnału o znanej częstotliwości w obecności szumów i zakłóceń o większej
amplitudzie.
Urządzenia tego typu stosowane są między innymi w spektroskopii, mikroskopii
skaningowej, przy badaniu promieniowania laserowego oraz wszędzie tam gdzie konieczna
jest detekcja słabych, zakłóconych sygnałów. Stanowią tym samym bardzo ważny dodatek
do wyposażenia wielu laboratoriów badawczych, przydatny zarówno przy badaniach
dotyczących telekomunikacji, fizyki czy medycyny. Wzmacniacze fazoczułe dostępne
komercyjnie występują w wariantach jedno- i dwukanałowych. Urządzenia dwukanałowe
pozwalają na bezpośredni pomiar amplitudy i fazy, natomiast w przypadku układów
jednokanałowych dane te można odczytać przeprowadzając w odpowiedni sposób serię
pomiarów.
Do każdego pomiaru konieczny jest sygnał odniesienia, podawany z zewnętrznego źródła lub
generowany wewnątrz wzmacniacza. Musi on spełniać następujące warunki:
– częstotliwość sygnału odniesienia musi być równa częstotliwości sygnału badanego
– różnica faz obu sygnałów musi być stała w czasie
– zakres dopuszczalnej wartości amplitudy sygnału zależny jest od budowy wzmacniacza
Każdy wzmacniacz fazoczuły, bez względu na formę i zastosowanie, posiada przynajmniej
jedno wejście sygnału badanego o regulowanej czułości oraz jedno zewnętrznego sygnału
wyzwalającego. Wartość badanej wielkości fizycznej odczytywana jest z panelowego
wyświetlacza lub wskaźnika wychyłowego, a w przypadku urządzeń przystosowanych
do pracy w systemach pomiarowych, wykonanych w formie modułu, za pomocą stosownej
aplikacji komputerowej.
Dodatkowo producenci często umieszczają gniazda wejść i wyjść cyfrowych, wyjść
analogowych, a także złącza interfejsów pomiarowych (np. GPIO) i komunikacyjnych
(np. RS232).
Strona 6
Podstawowym parametrem ze względu na który możemy podzielić detektory typu lock-in jest
tryb pracy:
Jednokanałowy: Sygnał wejściowy zostaje przemnożony przez sygnał referencyjny.
Wynikiem mnożenia jest wartość wprost proporcjonalna do iloczynu amplitudy sygnału
wejściowego i cosinusa różnicy faz sygnału wejściowego i referencyjnego. Jego maksymalna
wartość występuje gdy faza sygnału odniesienia jest równa fazie sygnału i jest wprost
proporcjonalna do amplitudy sygnału wejściowego.
Dwukanałowy: Sygnał wejściowy zostaje równolegle przemnożony przez sygnały
referencyjne o fazach 0º i 90º. Otrzymane wyniki pozwalają otrzymać amplitudę i fazę
sygnału mierzonego bezpośrednio, bez konieczności dostrajania fazy sygnału referencyjnego
do sygnału mierzonego.
Tryb dwukanałowy pozwala na znaczne ułatwienie i przyspieszenie pomiaru, jednak
w przypadku realizacji urządzenia w postaci analogowej oznacza istotną komplikację układu.
Niedogodność ta może zostać ominięta poprzez budowę urządzenia cyfrowego, dzięki czemu
tryb ten staje się łatwiejszy w implementacji. Forma ta pozwala też, dzięki zastosowaniu
uśredniania sygnału mierzonego, znacząco poprawić parametry pomiaru poprzez zwiększenie
stosunku sygnału do szumu. Dzięki temu możliwe jest zbudowanie wzmacniacza fazoczułego
o niskiej cenie i bardzo dobrych parametrach użytkowych.
Urządzenia typu Lock-In, w ramach dodatkowej funkcjonalności, często pozwalają na wybór
rzędu częstotliwości mierzonej harmonicznej badanego sygnału, możliwość jego rejestracji,
przeprowadzenie analizy widmowej czy nawet możliwość pracy jako generator funkcyjny.
Stanowią one istotny i bardzo wszechstronny przyrząd pomiarowy, przydatny w wielu
dziedzinach nauki.
Strona 7
3
Komercyjnie dostępne wzmacniacze fazoczułe
3.1. Stanford Research SR810/SR830
Stanford Research SR810 jest cyfrowym, jednokanałowym wzmacniaczem fazoczułym
z wejściem analogowym, charakteryzującym umiarkowaną ceną i pasmem do 100kHz.
Dostępna jest nieznacznie droższa wersja dwukanałowa (SR830), wyposażona w możliwość
pomiaru zarówno amplitudy jak i fazy sygnału badanego.
Posiada wejścia napięciowe
i prądowe, przy czym to drugie o dwustopniowej, regulowanej czułości.
Sygnał analogowy próbkowany jest za pomocą 16 bitowego przetwornika AC, po czym jest
przetwarzany przez procesor sygnałowy. Nie posiada pasmowych filtrów eliminujących
przydźwięk sieciowy, co producent argumentuje chęcią wyeliminowania wprowadzanych
przez nie szumów. Cała obróbka sygnału zachodzi wewnątrz procesora DSP. Urządzenie
to pozwala na pomiar od pierwszej do 1999 harmonicznej, pod warunkiem że ta mieści się
w paśmie urządzenia oraz rejestrację pomiarów o pojemność 8000 próbek. Zdjęcie
opisywanych urządzeń zamieszczono na rys. 1.
Rys. 1. Wzmacniacze fazoczułe SR810 [2] (na górze), SR830 [4] (na dole).
Odczyt wyników odbywa się za pośrednictwem wyświetlaczy panelowych, komunikację
z komputerem umożliwiają złącza standardu RS232 i GPIB. Na podkreślenie zasługuje fakt,
Strona 8
że nastawy mogą być wprowadzane bezpośrednio za pośrednictwem przycisków
umieszczonych na panelu przednim urządzenia oraz w ramach komunikacji z innymi
elementami systemu pomiarowego. Podsumowanie parametrów obu urządzeń zamieszczono
w tab.1.
Model
Pasmo[Hz]
Impedancja wejściowa
Liczba kanałów
Szumy wej. [nV/√Hz]@1kHz
Szumy wej. [pA/√Hz]@1kHz
Zakres napięć wej. [V]
Dynamika [dB]
CMRR[dB]
Rodzaj pomiaru
Szum fazowy (wyzwalanie
wewn.)
zewn.)
Liczba mierzonych
harmonicznych
Cena [$]
SR810
Od 1m do 102.4k
10MΩ/25pF
1
6
0.13
Od 2n do 1
Powyżej 100
100
Faza, amplituda
SR830
Od 1m do 102.4k
10MΩ/25pF
2
6
0.13
Od 2n do 1
Powyżej 100
100
Faza, amplituda
<0.0001' dla 1kHz
<0.0001' dla 1kHz
0.005' dla 1khz
0.005' dla 1khz
Od 1 do 19999
Od 1 do 19999
4150
4950
Tab. 1. Porównanie parametrów wzmacniaczy homodynowych produkowanych przez firmę Stanford
Research [3, 5].
Strona 9
3.2. Signal Recovery 7280
Kolejnym, porównywanym urządzeniem jest Signal Recovery 7280. Dwukanałowy, cyfrowy
lock-in o szerokim zakresie pasma pracy (od 0.5Hz do 2MHz), posiada zarówno wejścia napięciowe jak i prądowe. Może pracować jako detektor małych sygnałów, rejestrator stanów
przejściowych (32000 próbek w pamięci), woltomierz wektorowy, generator precyzyjny,
miernik częstotliwości i fazy, analizator widma, miernik poziomu szumu. Dostępne tryby pracy z dwoma niezależnymi źródłami odniesienia oraz dające możliwość jednoczesnego pomiaru wartości dwóch harmonicznych jednego sygnału badanego. Rząd badanych harmonicznych
mieści się w zakresie od pierwszej do 1999 harmonicznej, pod warunkiem że nie wykracza
poza pasmo urządzenia. Zdjęcie opisywanego urządzenia zilustrowano na rys.2.
Rys. 2. Wzmacniacz fazoczuły produkcji Signal Recovery model 7280 [6].
Odczyt wyników pomiaru (amplitudy i fazy) odbywa się za pośrednictwem wyświetlaczy
panelowych, komunikację z komputerem możliwa za pomocą standardu RS232 i GPIB.
Parametry pomiaru określa się za pomocą przycisków umiejscowionych na panelu przednim
urządzenia lub za pośrednictwem protokołu komunikacyjnego, w ramach współpracy
z innymi elementami systemu pomiarowego. Skrótowe podsumowanie parametrów
urządzenia zaprezentowano w tab. 2.
Strona 10
Model
7280
Pasmo[Hz]
Od 500m do 2Meg
10MΩ/35pF
Liczba kanałów
2
5
0.13
Od 10n do 1
Dynamika [dB]
Powyżej 100
CMRR[dB]
100
Rodzaj pomiaru
Faza, amplituda
< 0.0001° rms
wewn.)
< 0.01° rms dla 1 kHz
zewn.)
Liczba mierzonych
Od 1 do 19999
harmonicznych
Cena [$]
13057 używany
Tab. 2. Podsumowanie parametrów wzmacniacza homodynowego produkcji Signal Recovery, model 7280
[7].
Strona 11
3.3. Scitek Model 410
Innym, w pełni analogowym, wzmacniaczem fazoczułym jest jednokanałowy Scitek Model
410. Jego zdjęcie pokazane jest na rys. 3.
Rys. 3. Wzmacniacz fazoczuły Model 410 [8].
Cechuje się on wyraźnie mniejszą wartością maksymalnego stosunku sygnału użytecznego
do zakłóceń w porównaniu z opisanymi wcześniej konstrukcjami cyfrowymi. Model 410
umożliwia pomiar parametrów sygnału o częstotliwości podstawowej i drugiej harmonicznej,
w paśmie od 10Hz do 100kHz. Wartość amplitudy mierzonego sygnału odczytywana jest
z wychyłowego wskaźnika panelowego. Urządzenie, ze względu na swój w pełni analogowy
charakter, nie daje możliwości cyfrowej komunikacji z innymi elementami systemu
pomiarowego. Na uwagę zasługuje bardzo duża impedancja wejściowa. Skrótowe
podsumowanie parametrów urządzenia zaprezentowano w tab. 3.
Strona 12
Model
Pasmo[Hz]
Liczba kanałów
Dynamika [dB]
CMRR[dB]
Rodzaj pomiaru
wewn.)
zewn.)
Liczba mierzonych
harmonicznych
Cena [$]
410
Od 10 do 100k
1T/1nF
1
5
brak danych
Od 3µ do 1
60
brak danych
Amplituda
brak danych
brak danych
1i2
1920
Tab. 3. Podsumowanie parametrów wzmacniacza homodynowego Scitek Model 410 [9].
Strona 13
3.4. Zurich Instuments HF2LI
Ostatnim z opisywanych urządzeń jest HF2LI, produkcji Zurich Instruments. Ten cyfrowy
wzmacniacz fazoczuły posiada szerokie pasmo od 0.7uHz do 50MHz oraz cechuje się dużą
dokładnością pomiaru. Jego zdjęcie pokazane jest na rys. 4.
Rys. 4. Wzmacniacz fazoczuły HF2LI [10].
Jest dwukanałowy, oferuje pomiar amplitudy i fazy dla częstotliwości podstawowej i jego
dwóch najniższych harmonicznych. Nie posiada wskaźników panelowych, całość pomiaru
odbywa się przy współpracy z komputerem klasy PC za pośrednictwem interfejsu USB.
Producent daje możliwość dostosowania urządzenia do konkretnych potrzeb, oferując
rozszerzenie funkcjonalności urządzenia o badanie kilku częstotliwości składowych
jednocześnie, możliwość badania sygnałów poddanych modulacji am i fm czy też możliwość
implementacji autorskich programów sterujących pomiarem. Możliwość komunikowania
się z pozostałymi urządzeniami pracującymi w systemie pomiarowym zapewnia w pełni
programowalne 32 bitowe, uniwersalne złącze DIO znajdujące się na tylnym panelu
urządzenia. Oferuje ono 16 wejść oraz 16 pinów konfigurowalnych, mogących pełnić rolę
zarówno wyjść jak i wejść, a także wejścia synchronizacyjne zatrzasków, zegara, masę
i zasilanie +5V. Tabela tab. 4 zawiera skrótowe podsumowanie parametrów urządzenia.
Strona 14
Model
Pasmo[Hz]
Liczba kanałów
Szumy wej. [nV/√Hz] dla 1kHz
Szumy wej. [pA/√Hz] dla 1kHz
Dynamika [dB]
CMRR[dB]
Rodzaj pomiaru
wewn.)
zewn.)
Liczba mierzonych
harmonicznych
Cena [$]
HF2LI
0.7u – 50Meg
1M/20pF
2
5
brak danych
Od 1n do 1.5
Powyżej 120
75
Faza, amplituda
brak danych
brak danych
1,2,3
8500 używany
Tab. 4. Podsumowanie parametrów wzmacniacza homodynowego HF2LI [11].
Strona 15
4
Zasada działania wzmacniacza homodynowego
Pomiar sygnału wzmacniaczem homodynowym wymaga znajomości parametrów sygnału
badanego. Wymagana jest przynajmniej znajomość częstotliwości sygnału badanego,
opcjonalnie także fazy (np. zewnętrznego wejścia wywalającego). Badany sygnał podawany
jest na wejście urządzenia, jak to zostało zilustrowane na rys. 5.
Rys. 5. Schemat blokowy jednokanałowego detektora fazoczułego.
Sygnał wejściowy przemnożony zostaje przez sygnał referencyjny o znanej częstotliwości.
Załóżmy, że na wejście został podany sygnał sinusoidalny
a sygnał odniesienia ma postać
X sig =V sig sin (ω sig t+θ sig )
X ref =V ref sin (ωref t+θ ref ) . Napięcie na wyjściu układu
mnożącego ma wówczas postać:
V mult =V sig V ref sin (ω sig t+θ sig )sin(ω ref t+θ ref ) ,
1
1
V mult = V sig V ref cos([ω sig − ωref ]t+θ sig −θ ref ) − V sig V ref cos ([ω sig +ωref ]t+θ sig +θ ref )
2
2
Po zastosowaniu filtru dolnoprzepustowego, usuwającego składowe zmienne oraz zakładając
że ωr = ωL, otrzymujemy wartość stałą wprost proporcjonalną do amplitudy badanego
sygnału.
1
V psd = V sig V ref cos (θ sig −θ ref )
2
Strona 16
Jego największa wartość występuje dla równości faz
θ sig =θ ref , a zatem dla przypadku
w którym fazy sygnału badanego i referencyjnego są identyczne. Układ taki nazwano
jednokanałowym wzmacniaczem fazoczułym.
Pomiar tego typu pozwala na określenie zarówno amplitudy jak i fazy sygnału badanego,
jednak obarczony jest koniecznością precyzyjnego dopasowania fazy sygnału referencyjnego
do badanego. Problem ten można wyeliminować poprzez dodanie kolejnego układu
mnożącego,
realizującego
równolegle
iloczyn
sygnału
wejściowego
z
sygnałem
referencyjnym przesuniętym w fazie o 90°. Układ taki pokazano na rys. 6.
Rys. 6. Schemat blokowy dwukanałowego detektora fazoczułego.
Otrzymujemy wówczas dwa wyniki mnożenia,
1
X = V sig V ref cos( θ sig − θ ref )
2
oraz
1
Y = V sig V ref sin(θ sig −θ ref )
2
Wartość amplitudy sygnału wejściowego V sig otrzymujemy po zastosowaniu zależności:
V sig =√ ( X 2+Y 2)
Strona 17
Otrzymujemy wówczas wartość amplitudy sygnału badanego, uniezależnioną of różnicy faz
sygnału badanego i odniesienia. Jedynym, konicznym do spełnienia warunkiem jest
zachowanie stałej różnicy faz sygnałów w czasie pomiaru.
Fazę badanego sygnału względem sygnału wyzwalania otrzymuje się z zależności:
θ=tan−1 (
Y
)
X
Przedstawiona
została
zasada
działania
urządzenia,
nazwanego
dwukanałowym
wzmacniaczem fazoczułym. Podstawy teoretyczne pochodzą z opracowania „About Lock-In
Amplifiers – Stanford Research Application Note#3” [12].
Strona 18
5
Założenia
Analiza
parametrów
dostępnych
komercyjnie
wzmacniaczy
fazoczułych
pozwoliła
na zapoznanie się z cechami charakterystycznymi takich urządzeń i ułatwiła wybór
optymalnego rozwiązania.
porównywalnych
Za cel obrano skonstruowanie wzmacniacza o parametrach
ze średniej
klasy
sprzętem
komercyjnym,
pełnowartościowego
funkcjonalnie i taniego w budowie. W ramach założeń projektowych, określono następujące
parametry dla projektowanego urządzenia:
• zakres napięć wejściowych urządzenia: od 1µV do 1V
• pasmo pracy: od 100mHz do 60kHz
• dostępne wejścia – Sygnałowe napięciowe, sygnałowe prądowe, synchronizacji
• impedancja toru wejściowego 10MΩ/50Ω, 1kΩ dla wejścia prądowego
• standard określający zakres napięć sygnału odniesienia – 5V TTL
• koszt konstrukcji znacznie niższy od ceny urządzeń dostępnych komercyjnie (poniżej
1000 zł)
Strona 19
6
Wzmacniacz homodynowy
Budowa projektowanego układu oparta jest na strukturze i funkcjonalności urządzeń
opisanych w rozdziale 3. Idea projektu opiera się na konstrukcji urządzenia o parametrach
porównywalnych z możliwościami modeli dostępnych komercyjnie, przy zachowaniu
znacząco niższej ceny.
Po przeanalizowaniu zasady działania wzmacniaczy fazoczułych opracowano ogólny schemat
blokowy projektowanego urządzenia. który przedstawiony został na rys. 7.
Rys. 7. Schemat blokowy projektowanego urządzenia.
6.1 Analogowa część wejściowa wzmacniacza
Detekcja sygnałów o małej amplitudzie wiąże się nierozerwalnie z problemami których
źródłem są szumy aparatury pomiarowej oraz zakłóceniami przenikającymi do jej obwodów.
Szczególnie istotnie jest to w przypadku analogowej części układu, która jest najbardziej
narażona
na
wpływ
projektowych zmusza
wspomnianych
czynników.
Spełnienie
założonych
wymagań
konstruktora do przedsięwzięcia specjalnych zabiegów podczas
projektowania urządzenia oraz starannego dobrania elementów pod kątem wprowadzanych
przez nie szumów.
Strona 20
Tor analogowy we wzmacniaczu fazoczułym ma na celu wstępne wzmocnienie sygnału
badanego i dostosowanie go do jego dalszej obróbki cyfrowej, proponowane rozwiązanie
przedstawiono na rys. 8.
Rys. 8. Tor analogowy wzmacniacza fazoczułego.
Składa się on ze stopnia wejściowego, zapewniającego dopasowanie źródła badanego
sygnału, filtru antyaliasingowego niwelującego zniekształcenia powstające w wyniku
próbkowania, oraz przetwornika analogowo-cyfrowego, poprzedzonego dedykowanym przez
producenta wzmacniaczem o wyjściu różnicowym. Cały tor analogowy musi być zasilany
z bardzo stabilnych źródeł napięciowych, pozwalających na jak najlepsze odseparowanie
układu od zakłóceń pochodzących z sieci zasilającej. Elementy zastosowanie do budowy
zasilacza filtru dobierane były pod kątem jak najlepszego tłumienia zakłóceń, dodatkowo
tranzystory wejściowe i wzmacniacze operacyjne musiały cechować się jak najmniejszymi
szumami własnymi.
6.1.1. Stopień wejściowy
W urządzeniu zastosowano dwa wejścia analogowe, zapewniające dużą rezystancję
wejściową urządzenia, zabezpieczenie przed podaniem napięcia o zbyt wysokiej wartości
oraz zapewniające sterowanie dalszych obwodów źródłem o małej rezystancji wyjściowej.
W roli stopnia wejściowego można zastosować wtórnik napięciowy ze sprzężeniem
stałoprądowym lub odcinający składową stałą. Oba układy zasilone zostały symetrycznym
napięciem ±2.5V.
Pierwszy z wariantów posiada wejście sprzężone stałoprądowo co pozwala na pomiar
sygnałów generowanych przez źródła prądowe, takie jak fotodiody, i znacznie rozszerza
funkcjonalność urządzenia. Dodatkowo może być on wykorzystany do pomiaru sygnałów
Strona 21
o częstotliwości bliskiej dolnej granicy pasma pracy urządzenia, bez konieczności
uwzględniania tłumienia które wprowadzałby separujący filtr górnoprzepustowy.
W drugim przypadku zastosowano na wejściu górnoprzepustowy filtr RC, odcinający
składową stałą sygnału wejściowego oraz ograniczający wartość szumów sygnału
wejściowego, poprzez wytłumienie pasma do 100mHz. W obu przypadkach istnieje
możliwość zredukowania wartości rezystancji wejściowej, co pozwala na dalsze zmniejszenie
szumów wejściowych.
6.1.1.1. Ogranicznik poziomu
Oba wejścia wyposażone są w układ ogranicznika amplitudy sygnału wejściowego
składającego się z dwóch diod, schemat zastosowanego ogranicznika pokazano na rys. 9.
Rys. 9. Układ zabezpieczający wraz z wtórnikiem wejściowym, sprzężenie AC.
Diody te otwierają się w przypadku osiągnięcia przez napięcie wejściowe wartości równej
jednego z napięć zasilania stopnia, pomniejszonej o napięcie przewodzenia diody. Jest
to prosty i szybki układ, zabezpieczający dalsze stopnie przed uszkodzeniem w przypadku
awarii systemu pomiarowego bądź też podłączenia na wejście sygnału o zbyt dużej
amplitudzie.
W układzie zastosowano szeregowy rezystor zabezpieczający R47, ograniczający wartość
prądu płynącego przez przewodzącą diodę. Jego wartość wynosi 5Ω, dzięki czemu spełnia
swoją rolę bez wprowadzania zauważalnego tłumienia przenoszonych sygnałów.
Strona 22
Zastosowane w ograniczniku diody powinny cechować się niskim napięciem przewodzenia
oraz być wystarczająco szybkie by szybko reagować na ew. przekroczenie zakresu napięcia
wejściowego urządzenia. Istotna jest także wartość napięcia przebicia zastosowanego
elementu, które musi być znacząco większa od dopuszczalnego napięcia wejściowego.
Do realizacji układu wybrano diody Schottkiego zawarte w układzie BAS70-04. Spełniają
one wszystkie, postawione przed nimi wymagania. Ich napięcie przewodzenia wynosi 0.2V
a napięcie przebicia ma wartość 70V. Pojemność złączowa diody wynosi 2pF, dzięki czemu
układ jest szybki i nie wprowadza zauważalnego ograniczenia pasma układu wejściowego.
Ich dodatkową zaletą jest duża dostępność i niska cena, wynosząca w przybliżeniu około
10gr/szt..
6.1.1.2. Wtórniki wejściowe
Wtórniki wejściowe, stanowiące układy wejściowe części analogowej urządzenia, zostały
zaprojektowane w oparciu o tranzystor unipolarny pracujący w układzie wspólnego drenu
co pozwoliło na uzyskanie dużej wartości rezystancji wejściowej. Tranzystor charakteryzuje
się także niższymi szumami od analogicznego układu, zbudowanego z wykorzystaniem
wzmacniacza operacyjnego. Cecha ta jest szczególnie ważna w przypadku stopni wstępnych,
których szumy są następnie wzmacniane i zwielokrotniane przez kolejne stopnie układu.
W celu uzasadnienia wyboru rodzaju układu wejściowego, zestawiono wyniki symulacji
parametrów szumowych dwóch wariantów testowych. Pierwszy jest wtórnikiem napięciowym
zbudowanym na bazie tranzystora BF861, w drugim wykorzystano natomiast wzmacniacz
operacyjny typu MAX410. W obu przypadkach zastosowane elementy półprzewodnikowe
należały do kategorii „niskoszumnych”. Schematy analizowanych układów zaprezentowano
na rys. 11.
Strona 23
Rys. 11. Schematy wtórników z tranzystorem FET A) oraz wzmacniaczem operacyjnym B)
Symulacje gęstości widmowej szumów generowanych w paśmie 100mHz – 500kHz przez
powyższe układy wykonano w programie LTSpice IV. Ich efekty ilustrują wykresy na rys. 12
i rys. 13.
Rys. 12. Wynik symulacji wartości widmowej gęstości szumów na wyjściu wtórnika z tranzystorem JFET.
Strona 24
Rys. 13. Wynik symulacji wartości widmowej gęstości szumów na wyjściu wtórnika ze wzmacniaczem
operacyjnym.
Pomimo pozornego podobieństwa powyższych wykresów, układy różnie wartość skuteczna
napięcia szumów w badanym paśmie. W przypadku tranzystora FET wynosi ona 545.51nV,
natomiast wariant ze wzmacniaczem operacyjnym uzyskał wynik 1.2151µV. Jest to wartość
ponad dwukrotnie większa niż w przypadku wtórnika unipolarnego, co pozwoliło
jednoznacznie wybrać lepsze rozwiązanie.
6.1.1.3. Wtórnik wejściowy ze sprzężeniem stałoprądowym
Schemat wtórnika ze sprzężeniem stałoprądowym zawarty jest na rys. 14.
Rys. 14. Wtórnik wejściowy z układem zabezpieczającym, dla sprzężenia stałoprądowego.
Strona 25
Typ zastosowanego tranzystora polowego wybrano mając na uwadze parametry szumowe
wtórnika napięciowego. Porównaniu poddane zostały wartości skuteczne napięcia szumów
w paśmie pracy urządzenia, a także maksymalna wartość ich widmowej gęstości przypadająca
dla dolnej częstotliwości granicznej (100mHz).
Parametry porównywanych tranzystorów, otrzymane w wyniku symulacji przeprowadzonej
w programie LTSpice IV, obrazuje tab. 5. Występuje tam między innymi tranzystor 2SK170,
którego pomimo bardzo dobrych parametrów nie wybrano do realizacji projektu. Został
on wycofany z masowej produkcji i możliwość jego zakupu przysługuje jedynie w przypadku
złożenia zamówienia hurtowego, bezpośrednio u producenta.
Model
BF861A
BF861B
BF861C
2SK170
BF245A
BF245B
BF245C
J111
J112
J113
J201
Napięcie szumu w
paśmie od 100mHz
do 60kHz[nV]
315.15
251.03
264.19
187.94
421.5
412.79
345.19
234.37
444.36
420.28
820.77
Widmowa gęstość
szumów dla 100mHz
[nV/(Hz^-1)]
113.04
98.95
78.90
85.90
112.63
118.93
110.88
117.54
178.44
181.71
1135.2
Tab. 5. Porównanie parametrów szumowych tranzystorów polowych.
Zastosowany tranzystor cechuje się najmniejszą, spośród dostępnych typów, wartością
widmowej gęstości szumów dla 100mHz. Różnica względem innych modeli jest na tyle
istotna że rekompensuje wyższą wartość skuteczną napięcia szumu w całym paśmie
roboczym urządzenia.
W układzie zastosowano dwa stopnie wstępne, jeden sprzężony bezpośrednio z wejściem,
drugi
posiadający
separację
składowej
stałej
zrealizowanej
w
postaci
filtru
górnoprzepustowego. W celu zmniejszenia szumów wejściowych, na czas pracy jednego
z nich wyjście drugiego jest odłączane za pomocą przekaźnika Rel3, zgodnie ze schematem
na rys. 15.
Strona 26
Rys. 15. Układ przełączający sygnały wyjściowe wtórników napięciowych.
Oba wtórniki wejściowe pracują z tą samą wartością prądu drenu Id = 10mA, dobraną tak aby
zminimalizować wartość generowanego przez nie szumu. Zależność widmowej gęstości
szumu od wartości prądu drenu, uzyskaną w wyniku symulacji komputerowej w programie
LTSpice IV dla wartość prądu drenu wynoszących kolejno 1mA, 2mA, 5mA, 10mA, 20mA,
obrazuje rys. 16.
Rys. 16. Wynik symulacji widmowej gęstości szumów na wyjściu wtórnika dla kilku różnych wartości
prądu drenu.
Wybrana wartość Id = 10mA umotywowana została ograniczoną wydajnością prądową
zasilającego stopień, precyzyjnego źródła napięciowego oraz małą poprawą parametrów
w przypadku dalszego zwiększania wartości omawianego prądu.
Strona 27
W przypadku wejścia stałoprądowego tranzystor zasilany jest z symetrycznego źródła
napięciowego ±2.5V. Pozwala to na utrzymanie na bramce tranzystora potencjału bliskiego
potencjału masy, dzięki czemu wtórnik nie wymusza przepływu prądu stałego przez źródło
sygnału badanego.
Rezystancja wejściowa stopnia jest równa wartości rezystora polaryzującego bramkę
tranzystora Q2 i wynosi domyślnie 10MΩ. Wartość tam może zostać zredukowana poprzez
załączenie równolegle do rezystora R40 rezystorów R14 lub R38, o wartości odpowiednio
50Ω lub 1kΩ. Ze względu na znaczną różnicę wartości oporności, w tej sytuacji wartość R40
nie wpływa na dokładność oszacowania rezystancji wejściowej układu. Wartość 1kΩ
przewidziana jest dla sytuacji w której stopień pracuje jako wejście sygnału prądowego,
natomiast 50Ω służy do zredukowania wartości szumów generowanych przez stopień
wejściowy. Jest to szczególnie użyteczne w przypadku źródeł słabego sygnału, mających małą
rezystancję wyjściową.
Samo dołączenie rezystora odbywa się za pomocą przekaźników oznaczonych na rys. 17 jako
Rel1 i Rel2. Umożliwiają one wybór odpowiednio, który rezystor ma być dołączony
oraz czy owo dołączenie ma nastąpić. Sygnał sterujący przekaźnikami generowany jest przez
część cyfrową układu.
Strona 28
Rys. 17. Schemat układu przełączania rezystancji wejściowych wejść stało i zmiennoprądowych.
Strona 29
6.1.1.4. Wtórnik wejściowy ze sprzężeniem zmiennoprądowym
Drugim wejściem analogowym jest wejście ze sprzężeniem zmiennoprądowym. Zbudowane
jest ono analogicznie do stopnia sprzężonego stałoprądowo. Jedyną różnicą jest ograniczenie
możliwości redukcji rezystancji wejściowej do wartości 50Ω. Zabezpieczenie wejścia
zrealizowane zostało analogicznie jak w przypadku stopnia ze sprzężeniem stałoprądowym.
Separacja składowej stałej odbywa się za pomocą filtru górnoprzepustowego RC,
utworzonego przez szeregowo połączone kondensatory C1 i C56 oraz rezystor R9,
polaryzujący bramkę tranzystora Q1. Zastosowanie dwóch pojemności umotywowane było
koniecznością zapewnienia separacji składowej stałej zarówno pomiędzy źródłem sygnału
a wejściem urządzenia, jak i pomiędzy obwodami ogranicznika i wtórnika. Pozwala to na ich
niezależną pracę, bez względu na panujące na ich wyprowadzeniach potencjały.
Kondensatory C1 i C56 mają wartość 470nF, w związku z czym częstotliwość graniczna filtru
górnoprzepustowego, który tworzą wraz z R9, wynosi w przybliżeniu 80mHz. W przypadku
ograniczenia rezystancji wejściowej do 50Ω, parametry opisywanego filtru ulegają zmianie.
Z tego względu dolna częstotliwość graniczna stopnia wejściowego przyjmuje wartość około
15 kHz, co należy uwzględnić przy przeprowadzaniu pomiarów. Schemat wtórnika
ze sprzężeniem zmiennoprądowym zilustrowano na rys. 18.
Rys. 18. Wtórnik wejściowy z układem zabezpieczającym dla sprzężenia zmiennoprądowego.
Strona 30
6.1.2. Filtr anty-aliasingowy
Filtr anty-aliasingowy ma za zadanie tłumienie składowych sygnału, wykraczających
poza pasmo robocze urządzenia.
Układ został zaprojektowany z pomocą oprogramowania Texas Instruments Filter Pro
oraz Analog Devices Filter Wizard,
które dzięki wizualizacjom charakterystyk różnych
filtrów znacząco ułatwiły i przyspieszyły wybór właściwego rodzaju oraz rzędu filtru.
Wykorzystano
także
oprogramowanie
LTSpice
IV
do
symulacji
parametrów
oraz charakterystyk układów. Parametry filtru, stanowiące założenia projektowe, były
następujące:
• częstotliwość graniczna wynosi fg = 60kHz
• dla częstotliwości dwukrotnie większej od granicznej (120 kHz) założono tłumienie
o wartości minimalnej -60dB.
• możliwie jak najniższa wartość gęstości widmowej szumów
W celu spełnienie powyższych założeń, zastosowano filtr Czebyszewa ósmego rzędu
o dopuszczalnej amplitudzie tętnień w paśmie przepustowym wynoszącej 1dB, zbudowany
z czterech
połączonych
szeregowo
filtrów
aktywnych
w
topologii
Schemat opracowanego filtru zamieszczono na rys. 19.
Rys. 19. Schemat zaprojektowanego filtru antyaliasingowego
Strona 31
Sallen
Key.
Wzmacniacz operacyjny, pracujący w tym układzie, musiał charakteryzować się odpowiednio
niskim poziomem szumów, a także skuteczną separacją zakłóceń pochodzących od zasilania.
Istotnym czynnikiem były także pasmo oraz ilość wprowadzanych zniekształceń. Tabele 6A
– 6C prezentują parametry porównywanych układów.
producent
MAXIM
model
MAX410 MAX4488 MAX9632
pasmo[MHz]
28
42
55
Napięcie
od ±2.4
od 4,5 do
2,5 do 5,5
36
zasilania[V]
do ±5
Prąd
2,5
2,5
3,9
zasilania[mA]
SR[V/μs]
4,5
10
30
CMRR[dB]
130
115
135
PSRR[dB] @ -103 dla
-40
-55
100kHz
1Hz
szum[pA/√Hz]
1,2
0,0005
3,75
dla 1kHz
noise[nV/√Hz]
2,4
4,5
0,94
dla 1kHz
THD+szum[d
-98
-107
-136
Bc] dla 1kHz
obudowa
SO
SOT23
TDFN
cena[$]
1,67
0,72
3,39
TEXAS INSTRUMENTS
OPA227 OPA228 OPA211 OPA209
8
33
45
18
od ±2.5
od ±2.5 od ±2.5 od ±2.25
do ±18
do ±18
do ±18
do ±18
3,7
3,7
3,8
2,5
2,3
138
11
138
27
120
6,4
130
-35
-35
-60
-70
0,4
0,4
1,7
0,5
3
3
1,1
2,2
-86
-86
-136
-132
DIP, SO
1,85
DIP, SO
1,1
VSSOP
3,45
SOT23-5
0,95
Tab. 6A. Porównanie parametrów wzmacniaczy operacyjnych produkowanych firm Maxim Dallas i Texas
Instruments[13,14].
Strona 32
producent
model
pasmo[MHz]
ANALOG DEVICES
AD797 AD8004A AD8099 AD829 AD8432 AD8597 ADA4899-1 ADA4898-1
od 600
110
250
510
200
10
600
65
do 750
±5 lub od ±2 do od 5 do od ±5 od 4,5
±15
od 5 do 12 od 3 do 10
15
±15
±6
do ±15 do 5,5
Napięcie
zasilania[V]
Prąd
8,2
zasilania[mA]
SR[V/μs]
20
CMRR[dB]
130
PSRR[dB] dla
-60
100kHz
Szum [pA/√Hz]
2,00
dla 1kHz
Szum [nV/√Hz]
0,9
dla 1kHz
THD+szum[dBc]
-120
dla 1kHz
obudowa
SO
cena[$]
4,32
14
15
5
24
4,8
14,7
3
3000
58
1350
105
230
120
295
14
135
310
130
120
120
-55
-90
-90
-82
-70
-90
-105
38
2,6
1,5
2
2
2,6
2,8
1,5
0,95
1,7
0,85
1,1
1
1
-120
-120
-115
SO
2,25
SO
1,91
SO
2,29
-78
SO
4,4
brak
danych
SO
2
-80
SO
2,78
brak
danych
SO
1,29
Tab. 6B. Porównanie parametrów wzmacniaczy operacyjnych firmy Analog Devices[15].
producent
NATIONAL
SEMICONDUCTOR
LME49990
LME49710
110
55
model
pasmo[MHz]
Napięcie
od ±5 do ±18 od ±2,5 do ±17
zasilania[V]
Prąd zasilania[mA]
8
4,8
SR[V/μs]
22
20
CMRR[dB]
137
120
PSRR[dB] dla
-105 dla 10k -100 dla 10k
100kHz
noise[pA/√Hz] dla
2,8
1,6
1kHz
noise[nV/√Hz] dla
0,9
2,5
1kHz
THD+szum[dBc]
-140
-130
dla 1kHz
obudowa
SO
SO
cena[$]
1,15
0,72
ANALOG DEVICES
AD745K
20
ADA4898-1
65
±18
od 3 do 10
8
12,5
102
3
120
120
-65
-105
0,0069
2,8
3,2
1
-113
-115
SO
5,43
SO
2,29
Tab. 6C. Porównanie parametrów wzmacniaczy operacyjnych firm Analog Devices i National
Semiconductor[14, 15].
Strona 33
Do realizacji układu wybrano wzmacniacze operacyjne firmy Texas Instruments, model
OPA2211 (dwa wzmacniacze OPA211 w jednej obudowie). Układ charakteryzuje się niskim
poziomem szumów, szerokim pasmem oraz małym poziomem wprowadzanych zniekształceń.
Transmitancja w funkcji częstotliwości (linia ciągła) oraz charakterystyka fazowa filtru (linia
przerywana) znajdują się na rys. 20.
Rys. 20. Charakterystyki fazowa i amplitudowa filtru anty-aliasingowego.
Częstotliwość graniczna filtru, dla której występuje spadek trzydecybelowy wynosi 60.6kHz.
Tłumienie symulowanego układu dla częstotliwości 120kHz wynosi -67.2dB, należy więc
przyjąć iż układ spełnia założenia projektowe dotyczące charakterystyki amplitudowej.
Charakterystyka szumowa filtru zilustrowana jest na rys. 21.
Rys. 21. Charakterystyka szumowa filtru anty-aliasingowego.
Strona 34
Na rys. 21 wyraźnie widoczny jest znaczny wzrost wartości gęstości widmowej szumu
dla częstotliwości granicznej filtru. Występuje on w przedziale częstotliwości w którym,
co widoczne jest na rys. 20, zachodzi znaczny wzrost wartości przesunięcia fazy. Należy
więc założyć, iż obserwowane zjawisko związane jest z wysokim rzędem zaprojektowanego
filtru i aby je zniwelować, należy zaprojektować filtr niższego rzędu.
W
tym
celu
dokonano
modyfikacji
założeń
projektowych.
Wartość
tłumienia
dla częstotliwości 120kHz zmniejszono do wartości 40dB, co pozwoliło na zaprojektowanie
filtru
Butterwortha
7
rzędu
cechującego
się
lepszymi
parametrami
szumowymi
oraz wystarczającą jeszcze filtracją.
Do jego zaprojektowania zastosowano oprogramowanie Texas Instruments Filter Pro
oraz Analog Devices Filter Wizard. Schemat tak zrealizowanego filtru antyaliasingowego
zilustrowano na rys. 22.
Rys. 22. Schemat zaprojektowanego filtru antyaliasingowego 6 rzędu.
Na rys. 23 zamieszczono wykres transmitancji w funkcji częstotliwości wyrażony graficznie
za pomocą linii ciągłej oraz charakterystykę fazową zaprojektowanego filtru, reprezentowaną
przez linię przerywaną.
Strona 35
Częstotliwość graniczna filtru, dla której występuje spadek trzydecybeowy wynosi 60.6kHz.
Tłumienie symulowanego układu dla częstotliwości równej 120kHz wynosi -41.31dB, należy
więc przyjąć iż układ spełnia założenia projektowe dotyczące charakterystyki amplitudowej.
Charakterystyka szumowa filtru zilustrowana jest na rys. 24.
Porównanie wykresu pokazanego na rys. 24 z analogicznym wykresem, znajdującym
się na rys. 21, pozwala stwierdzić że zmniejszenie rzędu filtru przyniosło poprawę.
Nagły wzrost wartości gęstości napięcia szumów w dla wartości 50kHz - 60kHz został
znacznie zredukowany. Analiza wartości elementów filtru pokazuje jednak, iż możliwa jest
Strona 36
dalsza poprawa parametrów szumowych filtru. Wartość widmowej gęstości szumu
dla częstotliwości 1kHz wynosi 8.15512
nV
nV
, a dla 100mHz wynosi 115.734
.
√ Hz
√ Hz
Rys. 22 obrazuje, iż oprogramowanie zastosowanego do zaprojektowania układu nie dobrało
optymalnie wartości rezystorów R4 oraz R5. Ich wartości, zawierające się w przedziale
od 1kΩ do 2kΩ, można zmniejszyć o rząd wielkości bez negatywnego wpływu na parametry
filtrów. Pozwoliłoby to obniżyć całkowitą gęstość widmową napięcia szumów w paśmie
przepustowym filtru anty-aliasingowego.
W celu optymalizacji parametrów układu, dwa ostatnie stopnie w topologii Sallen-Key
zostały ponownie przeliczone ręcznie, z zachowaniem parametrów zasugerowanych przez
stosowane wcześniej oprogramowanie. Na podstawie opracowania „Analysis of the SallenKey Architecture” [15] wydanego przez firmę Texas Instruments, wyprowadzono zależności
wymienione poniżej. Określają one relacje pomiędzy wartościami zastosowanych elementów
a częstotliwością graniczną oraz dobrocią filtru dolnoprzepustowego.
f=
1
2 Π RC √ mn
przy założeniu że wzmocnienie stopnia k = 1, oraz
mn
Q= √
m+1
Zależności te są prawdziwe dla układu widocznego na rys. 25, dla elementów o wartościach:
R1 = R
R2 = mR,
C1 = C,
C2 = nC
Rys. 25. Schemat pojedynczego stopnia filtru dolnoprzepustowego w topologii Sallen-Key.
Strona 37
Na podstawie powyższych zależności przeliczono wartości elementów biernych stopni
filtrujących, opartych na wzmacniaczach operacyjnych U2 i U3. Priorytetem była redukcja
wartości rezystancji R4 oraz R5 (rys. 17) o rząd wielkości, przy jednoczesnym zachowaniu
dobroci i częstotliwości granicznych filtrów. Rezultatem obliczeń jest układ, którego schemat
ilustruje rys. 26.
Rys. 26. Schemat filtru anty-aliasingowego, zoptymalizowanego pod kątem wartości gęstości widmowej
szumów.
Na rys. 27 zamieszczono zależność transmitancji od częstotliwości, reprezentowaną przez
linię ciągłą oraz charakterystykę fazowa zaprojektowanego filtru, wykreśloną linią
przerywaną.
Strona 38
Częstotliwość graniczna filtru, dla której występuje spadek trzydecybelowy, wynosi
60.64kHz. Tłumienie symulowanego układu dla częstotliwości 120kHz wynosi -41.32dB,
należy więc przyjąć iż układ spełnia założenia projektowe dotyczące charakterystyki
amplitudowej. Charakterystyka szumowa filtru zilustrowana jest na rys. 28.
Wartość widmowej gęstości szumu dla częstotliwości 1kHz wynosi
a dla 100mHz
111.826
nV
√ Hz
6.396
nV
,
√ Hz
zatem otrzymano znaczącą poprawę parametrów szumowych
względem poprzedniej wersji układu. Układ ten spełnia zatem wszystkie założenia
projektowe.
Strona 39
6.2. Blok analogowo-cyfrowy
Zadaniem części analogowo-cyfrowej jest przekształcenie sygnału analogowego na cyfrowy.
Składa się ona z przetwornika analogowo-cyfrowego oraz układów wymaganych do jego
poprawnego działania.
6.2.1. Przetwornik ADC
Przetwornik analogowo-cyfrowy pozwala na zamianę wartości analogowej napięcia
na cyfrową. Współcześnie dostępne przetworniki, pozwalające na rejestrację sygnałów
wejściowych z teoretycznie bardzo małym kwantem np. 178nV dla 24 bitowego z napięciem
odniesienia równym 3V. Taka liczba bitów przetwornika zapewnia zakres dynamiki
wystarczający dla poprawnej pracy całego urządzenia. Dzięki możliwości rejestracji
sygnałów o amplitudach rzędu zarówno woltów jak i mikrowoltów, istnieje możliwość
zminimalizowania szumów wejściowych przez wyeliminowanie wzmacniaczy. Oczywiście
efektywna liczba bitów użytego przetwornika będzie mniejsza od znamionowej, co można
oszacować na podstawie parametru SFDR. W porównaniu jednak do rozwiązania w którym
przed spróbkowaniem sygnał wraz z towarzyszącymi mu szumami zostaje wzmocniony,
bezpośrednia akwizycja przetwornikiem o większej rozdzielczości wydaje się być lepszym
wyborem.
Przetwornik, zastosowany w projekcie, musi posiadać zarówno dużą rozdzielczość
jak i szerokie pasmo. Kryteria doboru konkretnego modelu określono na podstawie analizy
parametrów technicznych dostępnych komercyjnie wzmacniaczy fazoczułych.
6.2.1.1. Częstotliwość próbkowania
Z twierdzenia Nyquista wynika iż w celu poprawnego odtworzenia próbkowanego sygnału
okresowego należy rejestrować go z prędkością zapewniającą przynajmniej dwie próbki
na okres. Należy jednak pamiętać, że w takim przypadku zachodzi ryzyko zarejestrowania
dwóch wartości zerowych przez co sygnał jest nieodróżnialny od swoich kolejnych,
parzystych harmonicznych. W związku z tym założono konieczność zapewnienia
nadpróbkowania, w postaci przynajmniej trzech próbek na każdy okres badanego sygnału.
Daje to, przy założeniu maksymalnej częstotliwości sygnału rejestrowanego równej 60kHz,
Strona 40
wartość częstotliwości próbkowania wynoszącą minimum 180kHz, co przelicza się
na prędkość akwizycji równą 180ksps.
6.2.1.2. Rozdzielczość przetwornika
Minimalną zmianę wartości amplitudy sygnału, którą projektowane urządzenie jest w stanie
odróżnić wynosi 1µV. Ilość bitów przetwornika, potrzebnych do zarejestrowania napięcia
o określonej wartości, określa zależność:
N =log 2 (
U zas
U mierzone
dla U zas =3V
)
i U mierzone =1µV jest ona spełniona dla N =21.5165≈22
Mając to na uwadze, dokonano porównania dostępnych na rynku przetworników analogowocyfrowych różnych producentów. Zestawienie to zawarte jest w tab. 7.
producent
model
Analog
AD7641
AD7760
AD7762
AD7763
AD7764
MAXIM
MAX11040K
MAX11200
Texas
ADS1672
ADS1675
Microchip
MCP3553
Linear
LTC2389-18
LTC2379-18
LTC2378-18
LTC2367-18
producent
model
Analog
AD7641
AD7760
AD7762
AD7763
AD7764
MAXIM
MAX11040K
MAX11200
Texas
ADS1672
ADS1675
Microchip
MCP3553
Linear
LTC2389-18
LTC2379-18
LTC2378-18
LTC2367-18
SFDR dla
100k [dB]
rodzaj
liczba bitów
dynamika
SAR
Sigma-delta
Sigma-delta
Sigma-delta
Sigma-delta
Sigma-delta
Sigma-delta
Sigma-delta
Sigma-delta
Sigma-delta
SAR
SAR
SAR
SAR
Uzas
2,5
5
5
5
5
3,3
3,3
5/3,3
5/3,3
2,7 / 5,5
5
2,5
2,5
18
24
24
24
24
24
24
24
24
22
18
18
18
18
SNR [dB]
93,5
107
106
107
104
106
95,5
100
109
109,5
109
-83
-120
-126
-120
-130
-100
107
103
-120 dla 10k
-120 dla 10k
2,5
96,5
102
92
95,4
102
101,6
-112 dla 2k
-122 dla 2k
-125 dla 2k
-122 dla 2k
THD [dB] wyzwalanie
-112
manualne
-105
automatyczne
-105
automatyczne
-105
automatyczne
-105
automatyczne
-94
automatyczne
automatyczne
-113
manualne
-103
manualne
manualne
-85
manualne
-97
manualne
-105
manualne
-97
manualne
Cz.
próbkowania obudowa
[ksps]
2000
lqfp
2500
tqfp
625
tqfp
625
tqfp
tqfp
312
64
0.120
qusop
625
64tqfp
4000
64tqfp
0.060
2500
qfn, lqfp
1600
msop
1000
msop
0.500
msop
wejście
cena[$]
różnicowe
29,33
różnicowe
24,90
różnicowe
15,10
różnicowe
15,10
różnicowe
10,10
różnicowe
13,45
różnicowe
2,65
różnicowe
11,75
różnicowe
17,95
różnicowe
2,84
różnicowe
30,31
różnicowe
29,95
różnicowe
20,65
Pseudo16,3
różnicowe
Tab. 7. Porównanie parametrów przetworników analogowo-cyfrowych [16 - 19].
Strona 41
W realizowanym urządzeniu zdecydowano na zastosowanie przetwornika analogowocyfrowego pełni układ ADS1672 firmy Texas Instruments. Wybór ten został umotywowany
analizą parametrów dostępnych na rynku elementów, przy czym za kluczowe uznano ilość
bitów, cenę oraz wartość parametru SFDR, określającego użyteczny zakres dynamiki. Jest to
24 bitowy przetwornik o architekturze sigma-delta cechujący się dużą dynamiką sygnału
o wartości 107dB oraz szerokim pasmem pracy, pozwalającym na akwizycję danych
z prędkością do 625kSPS.
Z uwagi na dużą rozdzielczość zastosowanego przetwornika, wyposażony jest on w wejście
różnicowe. W celu dopasowania asymetrycznego sygnału wejściowego konieczne jest
zastosowanie wzmacniacza z wyjściem symetrycznym. Nota katalogowa układu ADS1672
sugeruje wykorzystanie dedykowanych do tej aplikacji wzmacniaczy THS4503 lub THS4520.
Porównanie parametrów obu układów zamieszczono tab. 8.
model
THS4503 (Us = 5V) THS4520 (Us = 5V)
pasmo[MHz]
370
620
Napięcie zasilania[V]
5,±5,12,15
3,3 do 5
Prąd zasilania[mA]
typ. 18-28
14,2
SR[V/μs]
2800
570
CMRR[dB] dla 100kHz
78
84
PSRR[dB] dla 100kHz
81
94
Szum[nV/√Hz] dla 100kHz
7.5
1
Szum[pA/√Hz] dla 100kHz
0.8
1
THD 2 harm, f=8MhZ [dBc]
-81
-98
THD 3 harm, f=8MhZ [dBc]
-74
-95
Obudowa
soic
qfn
Cena [$]
4
1,65
Tab.8. Porównanie parametrów wzmacniaczy o wyjściu różnicowym. [20, 21]
Do realizacji projektu wybrano układ THS4520, ze względu na niższą wartość widmowej
gęstości szumu napięciowego w porównaniu z THS4503.
Strona 42
6.2.2. Wzmacniacz o wyjściu symetrycznym
Wzmacniacz o wyjściu różnicowym pracuje w konfiguracji zaprojektowanej na bazie
przykładowych układów zamieszczonych w notach katalogowych zarówno przetwornika
analogowo-cyfrowego jak i samego wzmacniacza. Wzmocnienie układu ustalono na jeden,
wartości elementów biernych dobrane zostały tak aby zminimalizować wpływ szumów
termicznych przy zachowaniu stabilności układu oraz odpowiednio wysokiej rezystancji
wejściowej, koniecznej do poprawnego działania filtru anty-aliasingowego. Napięcie
odniesienia o wartości 2.5V, uzyskiwane jest za pomocą dzielnika napięciowego
podłączonego do wyjścia źródła napięcia odniesienia REF5030. Źródło to odpowiedzialne jest
także za wytwarzanie napięcia referencyjnego dla przetwornika analogowo-cyfrowego.
Wyjścia układu, oznaczone jako AINN oraz AINP, są bezpośrednio połączone z wejściem
analogowym układu ADS1672. Schemat wzmacniacza zaprezentowano na rys. 29.
Rys. 29. Schemat wzmacniacza o wyjściu różnicowym.
Po przejściu przez wzmacniacz o wyjściu różnicowym, sygnał zostaje podany na wejście
analogowe układu ADS1672, gdzie jest próbkowany. Przetwornik ten należy do grupy
układów typu sigma-delta, w związku z tym nadpróbkowany sygnał analogowy zostaje
Strona 43
poddany filtracji cyfrowej. Producent układu wyposażył go w dwa równoległe filtry,
przeznaczone do różnych trybów pracy.
Pierwszym jest filtr szybki (en. Low-Latency), zapewniający krótki czas ustalania się wartości
wielkości mierzonej. Zaprojektowany został do szybkich pomiarów różnorodnych sygnałów,
w systemach o wielu multipleksowanych wejściach.
Drugi filtr (en. Wide-Bandwidth) charakteryzuje się się szerokim pasmem o bardzo płaskiej
charakterystyce w paśmie przepustowym (różnice wartości wzmocnienia o wartości znacznie
mniejszej od 0.00005dB) i dużej wartości tłumienia w paśmie zaporowym (przynajmniej
-120dB). Parametry te jednak otrzymano kosztem znacznie wydłużonego czasu ustalania
wartości pomiaru, co dyskwalifikuje ten tryb w sytuacji gdy pomiary mają być wyzwalane
synchronicznie.
Wykorzystany przetwornik pracuje w trybie szybkim, pozwalającym na próbkowanie
maksymalnie z prędkością 180.18kSPS i ustalanie się wyniku pomiaru w ciągu jednego taktu
zegarowego. Wartość parametru DRATE określana jest przez część cyfrową urządzenia
i pozwala na wprowadzenia różnych konfiguracje trybów pracy. Różnią się one ze względu
na ilość bitów, pasmo oraz poziom szumów zakłócających pomiar. Różnice te obrazuje tab. 9.
DRATE
[1:0]
00
01
10
11
DATA
RATE
[kSPS]
36.30
67.80
119.76
180.18
Równoważne
napięcie szumów
[µVrms]
3.9
5.0
6.9
8.9
Zakres dynamiki
sygnału [dB]
ENOB
115
113
110
108
20.6
20.2
19.8
19.4
Ilość bitów
wolnych od
szumów
17.8
17.5
17.1
16.7
Tab. 9. Dostępne tryby pracy i odpowiadające im parametry szumowe przetwornika ADS1672 [22].
Ilość bitów przetwornika, dostępnych w wybranym trybie jest mniejsza od wyliczonej
i wynosi 16.7. Różnica ta zostanie skompensowana za pomocą operacji uśredniania sygnału
wejściowego.
Pomiar wyzwalany jest za pomocą wejścia START przetwornika, sterowanego przez część
cyfrową urządzenia. Po pojawieniu się na nim stanu wysokiego następuje pomiar, którego
czas
trwania
zależny jest
od
częstotliwości
próbkowania.
Zakończenie
pomiaru
sygnalizowane jest za pomocą stanu wysokiego flagi DRDY (en. Data Ready). W chwili jej
wystawienia, na wyjściu układu zaczynają się pojawiać bity wartości zmierzonej. Następuje
Strona 44
to w kolejności od najbardziej do najmniej znaczącego bitu, a co takt zegara wystawiona
zostaje kolejna wartość bitu. Po odczytaniu ostatniej wartości przetwornik przechodzi w stan
w którym oczekuje na kolejną komendę START, rozpoczynającą następny pomiar.
Wartości sygnału podanego na wejście przetwornika mierzone są w odniesieniu do wartości
napięcia referencyjnego o wartości 3V. Otrzymywane jest ono za pomocą zewnętrznego
źródła napięciowego REF5030 o dużej stabilności. Wartość napięcia odniesienia ustalana jest
z dokładnością 0.01% a szumy wyjściowe układu nie przekraczają wartości 9µV (RMS)
w przedziale częstotliwości do 10Hz [23]. Brak dryftu temperaturowego, a także
minimalizacja zakłóceń i szumów jest kluczową kwestią decydującą o precyzji pomiaru.
Otrzymane napięcie jest podawane na wejścia VREFP i VREFN przetwornika z użyciem
wtórnika napięciowego zbudowanego z wykorzystaniem wzmacniacza operacyjnego
OPA211. Kondensatory C18 - C22 wykorzystywane są do filtracji napięcia odniesienia (C19C22 tworzą filtr dolnoprzepustowy z rezystorem R17, C18 natomiast z rezystancją wyjściową
źródła napięcia odniesienia). Rezystory R12 i R16 zamykają pętlę sprzężenia zwrotnego
wzmacniacza operacyjnego, a kondensator C16 zapewnia jego stabilność w pełnym paśmie
pracy urządzenia. Cały obwód ma na celu zwiększenie wydajności prądowej zastosowanego
źródła odniesienia oraz wprowadza dodatkową filtrację napięcia odniesienia. Schemat
opisanego układu ilustruje rys. 30.
Rys. 30. Schemat źródła napięcia odniesienia o wartości 3V.
Po przetworzeniu na postać cyfrową, zebrane dane zostają podane na wejście części
odpowiedzialnej za obróbkę sygnału oraz przesłanie otrzymanych informacji na komputer
klasy PC.
Strona 45
6.3 Blok cyfrowy
Zaprojektowanie cyfrowej części urządzenia wymagało podstawowego założenia w postaci
wyboru układu programowalnego, którego parametry byłyby wystarczające do realizacji
urządzenia.
Początkowo
rozważano
zastosowanie
różnych
architektur,
począwszy
od ośmiobitowej AVR, poprzez 32-bitową ARM aż po procesory sygnałowe i układy
programowalne FPGA.
Jednym z podstawowych warunków jakie musiał spełnić wybrany element cyfrowy
jest szybkie przetwarzanie 24-bitowych danych, pochodzących z przetwornika analogowocyfrowego. Do realizacji algorytmu wyznaczającego amplitudę i fazę sygnału wymagane
jest wykonanie dwóch równoległych mnożeń, dwóch sum, przesunięcie bitowe oraz dzielenie.
Wszystkie te operacje należy wykonać z prędkością umożliwiającą nieprzerwaną obróbkę 24bitowych danych z częstotliwością 180.18kHz. Ponadto wyzwalanie pomiaru z zewnętrznego
źródła sygnału wprowadza konieczność zachowania stałych relacji fazowych i opóźnień
względem zegara głównego.
Rozważano różne architektury układów cyfrowych, przy czym na wstępie wyeliminowano
mikrokontrolery z rodziny AVR ze względu na zbyt niskie częstotliwości taktowania
i ograniczone zasoby wewnętrzne. Pod uwagę brano także zastosowanie procesora 32bitowego z rodziny ARM (Cortex-M3/M4) produkowanych przez firmę ST lub TI-Stellaris,
jednak pojedynczy procesor mógł okazać się zbyt mało wydajny. Dostępne są układy
wielordzeniowe i takie rozwiązanie spełnia wymagania wydajności (np. układy firmy XMOS
lub Texas Instruments), jednak wymaga ono opracowania oprogramowania które współdzieli
zasoby sprzętowe oraz komunikacji międzyrdzeniowej.
Dużo prostszym rozwiązaniem jest zastosowanie układu programowalnego typu FPGA, które
zapewnia przez swoją strukturę naturalną równoległość obliczeń. Spośród producentów
układów programowalnych na rynku rozwiązania stosowane przez dwie firmy są najczęściej
spotykane, firmę Altera i Xylinx. Najtańsze układy z obu rodzin należą do serii Cyclone
(Altera) i Spartan (Xylinx), jak wynika z porównania zawartego w tab. 10, obie firmy pod
względem zasobów sprzętowych, ceny jak i obudowy w którym występuje układ oferują
podobne produkty.
Strona 46
Producent
Rodzina
Cyclone I
Altera
Cyclone III
Cyclone IV
Spartan II
Xylinx
Spartan 3A
Spartan 6
Producent
Rodzina
Cyclone I
Altera
Cyclone III
Cyclone IV
Spartan II
Xylinx
Spartan 3A
Spartan 6
EP1C3T100C8N
EP1C20F324I7
EP3C16Q240C8N
EP3C25F256I7N
EP4CE15F17C7N
EP4CE55F23C7N
XC2S15-5VQG100C
XC2S50-5TQG144C
XC3S50A-4VQG100C
XC3S1200E-4FGG320C
XC6SLX25-2FTG256C
XC6SLX100T-3FGG484C
Maksymalna
pojemność RAM [bit]
59904
294912
516096
608256
516096
2396160
16384
32768
55296
516096
958464
4939776
Model
Ilość wyjść/wejść
Obudowa
Cena [$]
EP1C3T100C8N
EP1C20F324I7
EP3C16Q240C8N
EP3C25F256I7N
EP4CE15F17C7N
EP4CE55F23C7N
XC2S15-5VQG100C
XC2S50-5TQG144C
XC3S50A-4VQG100C
XC3S1200E-4FGG320C
XC6SLX25-2FTG256C
XC6SLX100T-3FGG484C
65
233
160
156
165
324
60
92
68
250
186
296
100-TQFP
324-BGA
240-BFQFP
256-LBGA
256-LBGA
484-BGA
100-TQFP
144-LQFP
100-TQFP
320-BGA
256-LBGA
484-BBGA
10.70
98.99
29.10
67.20
36.16
144.25
7.1
12.85
6.12
48.48
34.25
142.50
Model
Ilość komórek logicznych
2910
20060
15408
24624
15408
55856
432
1728
1584
19512
24051
101261
Tab. 10. Zestawienie parametrów przykładowych modeli układów FPGA, oferowanych przez firmy Altera
i Xylinx [24, 25].
Biorąc pod uwagę wymagania wydajnościowe, sprzętowe oraz możliwość przyszłej
rozbudowy urządzenia zdecydowano na zastosowanie w projekcie układu firmy Altera,
Cyclone III EP3C16Q240C8N. Argumentem który przeważył nad wyborem układów firmy
Altera była dostępność w pracowni programatora typu USB Blaster II, przeznaczonego
do jego układu. Istotna była także możliwość korzystania z analizatora stanów logicznych
wbudowywanego w środowisko programistyczne Quartus II, który w przeciwieństwie
do oprogramowania firmy Xilinx udostępniony jest bezpłatnie.
Strona 47
Strukturę programu, napisanego w języku Verilog z wykorzystaniem środowiska Quartus II,
można łatwo zilustrować z wykorzystaniem schematu blokowego. Został on zaprezentowany
na rys. 31.
Rys. 31. Schemat blokowy programu części cyfrowej.
Każdy z widocznych na schemacie blokowym elementów ma strukturę modułową. Oznacza
to, że ich budowa wewnętrzna opiera się na wykorzystaniu mniejszych elementów
składowych, z których każdy wykonuje jedną charakterystyczną dla niego funkcję.
Tego rodzaju zabieg umożliwił przyspieszenie i ułatwienie testowania poszczególnych
elementów składowych projektu, a także zwiększa przejrzystość jego budowy.
6.3.1. Moduł analizy sygnału referencyjnego
W celu właściwego przeprowadzenia pomiaru konieczny jest sygnał odniesienia o fazie
i częstotliwości zgodnych z analogicznymi parametrami sygnału badanego. Jest on konieczny
do poprawnego zsynchronizowania w czasie kolejnych operacji wykonywanych przez
projektowane urządzenie. W tym celu użyty program generuje pomiędzy chwilami w których
pojawiają się zbocza narastające sygnału referencyjnego impulsy, występujące co
t = 1/N*T ,
gdzie:
T – okres sygnału odniesienia a N – liczba impulsów na okres sygnału odniesienia.
Budowę wewnętrzną opisywanego bloku, nazwanego REFBlock, ilustruje rys. 32.
Strona 48
Rys. 32. Schemat wewnętrzny bloku REFBlock.
Sygnał odniesienia zostaje podany na wejście RefIn, skąd trafia do bloku „impuls”. W chwili
pojawienia się stanu wysokiego, na jego wyjściu Q pojawia się impuls o długości jednego
cyklu zegarowego. Sygnał Q wykorzystywany jest do zerowania taktowanego sygnałem
zegarowym licznika „count20”, zliczona przez niego wartość w chwili resetu odpowiada
długości okresu sygnału referencyjnego. Zostaje ona zachowana w 32bitowym przerzutniku
DFFE, i wykorzystana w przez blok „rep” do generowania impulsów w równych odstępach
czasu. Blok „sandz” dodano w celu zabezpieczenia układu przed wyzwoleniem się w chwili
innej niż ta w której pojawia się zbocze narastające sygnału odniesienia. Dodatkowo, w celu
zwiększenia dokładności pomiaru długości okresu, program taktowany jest sygnałem
zegarowym o częstotliwości czterokrotnie większej od użytego dla pozostałych fragmentów
urządzenia. Oznacza to że impulsy wyjściowe wymagają czterokrotnego wydłużenia,
co zostało zrealizowane za pomocą bramki OR wraz z trzema opóźniającymi sygnał
wyjściowy przerzutnikami. Ostatnim elementem układu jest bramka logiczna AND, na której
wejścia trafia generowany sygnał wejściowy oraz sygnał startu akwizycji z komputera.
Strona 49
Generacja sygnału inicjującego ma miejsce jedynie w przypadku zainicjowania pomiaru
z zewnątrz.
Generowane impulsy są wykorzystane do inicjowania pojedynczych pomiarów napięcia
wejściowego wykonywanych przez przetwornik analogowo-cyfrowy. Wartość parametru
N określa bezpośrednio ilość próbek zbieranych w jednym okresie sygnału referencyjnego.
Zasadę działania opisywanego podprogramu dla N = 4 ilustruje rys. 33.
Rys. 33. Zasada działania bloku REFBlock
Przebieg RefIn przedstawia sygnał odniesienia, natomiast „trigl” generowane impulsy
wyzwalania pomiaru.
6.3.2. Moduł akwizycji danych wejściowych
W celu przetworzenia wartości analogowych na cyfrowe urządzenie wykorzystuje opisany
w rozdziale 6.2.3 przetwornik analogowo-cyfrowy. Jego obsługę zapewnia blok adc_rec,
który wraz z blokami pomocniczymi pozwala na ustalenie parametrów pracy układu,
rozpoczęcie pomiaru oraz rejestrację odczytanych wartości. Schemat fragmentu programu,
odpowiedzialnego za akwizycję danych, ilustruje rys. 34.
Rys. 34. Schemat połączeń bloków odpowiadających za transmisję oraz akwizycję danych.
Strona 50
Każdy pomiar wykonywany przez przetwornik ADS1672 zakończony jest potwierdzeniem
w formie wysokiego stanu na linii DRDY. Od chwili jego pojawienia się na wyjściu DOUT
przetwornika zaczynają pojawiać się kolejne bity wartości zmierzonej, począwszy
od najbardziej znaczącego bitu. Wartości te zapisywane są kolejno do rejestru, a po 24 taktach
kompletna wartość zostaje zapisana w pamięci RAM urządzenia „ram24”. Moment
zarejestrowania ostatniej próbki sygnalizowany jest przez blok stanem wysokim na linii
wr_end, kończąc tym samym serię pomiarów oraz przełączając multiplekser addrmux,
adresujący pamięć przechowującą zgromadzone dane. Od tego momentu sterowanie nad nią
przejmuje blok avg_samp.
6.3.3. Moduł uśredniający
W celu zwiększenia dokładności pomiaru i zmniejszenia wpływu losowych zakłóceń,
zastosowano uśrednianie badanego sygnału. Odbywa się to poprzez dodawanie kolejnych
realizacji sygnału wejściowego. Pomiędzy sumowaniami dane przechowywane są w pamięci
RAM o pojemności 32kB (1024 słów 32 bitowych) zaimplementowanej wewnątrz układu
FPGA. Blok uśredniający ma za zadanie sumowanie danych wejściowych, adresowanie
pamięci a także sterowanie jej odczytem i zapisem. Układ testowy, zawierający blok
uśredniający (avg_samp) i pamięć RAM, zamieszczono na rys. 35.
Rys. 35. Układ testowy, badający działanie modułu uśredniającego avg_samp.
Strona 51
Wejście data1 jest wejściem sygnału badanego, otrzymywanego z przetwornika analogowocyfrowego. Jego wartość jest sumowana z wartością podawaną na data2, otrzymywaną
w wyniku odczytu z pamięci RAM. Wejście addr_max określa ilość próbek pobieranych
w ramach okresu badanego sygnału, M_Max wyznacza ilość uśrednień a wejście f co która
próbka poddana zostanie operacji sumowania. Zgodnie z nomenklaturą przyjętą
dla wszystkich modułów, wejścia clk i rst są odpowiednio wejściami sygnału zegarowego
i resetującego. Wyjścia rden i wren wykorzystywane są do sterowania odczytem i zapisem
pamięci RAM. Sygnał wren używany jest także do synchronizacji pracy pozostałych bloków
w obrębie całego projektu. Podobną funkcję zapewnia wyjście finished, które wysokim
stanem logicznym sygnalizuje zakończenie pomiaru. Wyniki dodawania dostępne
są na wyjściu 32bitowym, oznaczonym symbolem out. Przebieg czasowy, ilustrujący
działanie bloku po podaniu na jego wejście przebiegu sinusoidalnego oznaczonego jako
outsin, pokazano na rys. 36. Na wyjściu output pojawiają się wyniki uśredniania kolejnych
okresów sygnału wejściowego, natomiast na wyjściu outram wartości odczytane z pamięci
RAM.
Rys. 36. Przebieg czasowy, ilustrujący działanie bloku avg_samp.
6.3.4. Tablica wartości funkcji sinus
Tablica wartości funkcji sinus stworzona została w celu wygenerowania sygnału odniesienia,
przemnażanego przez sygnał badany. W celu jej otrzymania, wygenerowano 256 wartości
funkcji sinus. Odpowiadają one jednej czwartej okresu funkcji co, przy zastosowaniu
Strona 52
odpowiedniego adresowania i operowania znakami, jest w zupełności wystarczające
do odtworzenia pełnego przebiegu 1024 próbek sygnału. Wartości próbek wygenerowano
za pomocą środowiska MatLab, z 32 bitową precyzją którą następnie zredukowano do 24
bitów. Blok tablicy generuje w każdym cyklu zegara wartości funkcji sinus i cosinus
o regulowanej częstotliwości. Budowę wewnętrzną bloku, zaprezentowano na rys. 37.
Rys. 37. Wewnętrzna budowa modułu sincos_block.
Strona 53
Funkcjonalność wejść i wyjść bloku jest następująca: na wejście CLK podawany jest sygnał
zegarowy, RST umożliwia przywrócenie wartości początkowych wszystkich zmiennych
a ENABLE rozpoczyna pracę bloku, co pozwala na jego impulsowe sterowanie. Magistrala
N pozwala zdefiniować co która próbka pobierana jest z pamięci, dzięki czemu możliwa jest
regulacja częstotliwości generowanych przebiegów. Wyjścia
OUTSIN i OUTCOS
są wyjściami sygnałowymi.
Przebieg czasowy, ilustrujący działanie bloku sincos_block, przedstawia rys. 38.
Na wyjściach SIN_OUT i COS_OUT pojawiają się generowane sygnały okresowe o zmiennej
częstotliwości, kolejno dla N =64, N =16, N =32 .
Rys. 38. Przebieg czasowy ilustrujący działanie modułu sincos_block.
Dodatkową funkcjonalność zapewnia wejście ENABLE, które pozwala na wyzwalanie
impulsowe bloku. Jeden impuls powoduje pobranie z pamięci jednej wartości, co pozwala
na prostą synchronizację urządzenia za pomocą impulsów referencyjnych otrzymanych
za pomocą bloku REFBlock.
6.3.5. Moduły mnożący i sumujący
Dane otrzymane na wyjściu output podawane są następnie na wejście DataA podwójnego
układu mnożącego (dual_altmult), gdzie mnożone są przez odpowiednie wartości sygnałów
sinusoidalnego i kosinusoidalnego (odpowiednio wejścia DataB1 i DataB2). Jego budowę
wewnętrzną ilustruje rys. 39.
Strona 54
Rys. 39. Schemat wewnętrzny bloku dual_altmult.
Następnie oba wyniki, wstępnie zapisane w zatrzasku (data_latch_64) podawane
są na wejścia bloku sum_samp. Następuje tam dodanie ich do sumy wszystkich
dotychczasowych wyników iloczynów pochodzących z danego uśrednienia pomiaru.
Praca obu wspomnianych bloków synchronizowana jest za pomocą odpowiednio opóźnianego
sygnału „wren” (write enable), którego źródłem jest blok uśredniający.
Po przemnożeniu ostatniej próbki pobranej z przetwornika blok ten sygnalizuje zakończenie
pomiaru, co reprezentowane jest przez pojawienie się stanu wysokiego na wyjściu val_ok.
Oznacza to że zapisane w rejestrach wartości sum iloczynów, obecne na wyjściach out_1
i out_2, należy traktować jako właściwe wartości na bazie których możliwe jest obliczenie
amplitudy i fazy badanego sygnału. W tym celu konieczne jest jeszcze obliczenie wartości
modułu (out1, out2) oraz ilorazu out1/out2. Opisane bloki i ich połączenia ilustruje rys. 40.
Rys. 40. Schemat połączeń układów dual_altmult, data_latch_64 i sum_samp.
Strona 55
6.3.6. Estymacja wartości amplitudy sygnału
Kolejnym krokiem w przetwarzaniu sygnału jest obliczenie modułu wektora liczby
zespolonych zgodnie z definicją:
V sig =√ ( X 2+Y 2)
Ze względu na trudność w implementacji sprzętowej operacji pierwiastkowania, należało
skorzystać z przybliżenia. Do jego zrealizowania wybrano algorytm aproksymacji liniowej,
αMax + βMin [26], wyznaczający przybliżenie z małym błędem (maksymalnie 1.79%).
Zależność określająca przybliżenie wartości modułu wektora ma postać :
∣R∣=
15
15
15
Min
Max+ Min= ( Max+
) ,
16
32
16
2
gdzie Min i Max oznaczają wartość większą i mniejszą, wybrane spośród wartości
absolutnych składowych wektora części rzeczywistej i urojonej. Implementacja w sprzęcie
nie wymaga dużych zasobów, ponadto wszystkie dzielenia można zrealizować za pomocą
przesunięć bitowych. Wewnętrzną budowę bloku vectormodule_block przezentuje rys. 41.
Rys. 41. Schemat budowy modułu vectormodule_block.
Moduł „modulo” oblicza wartość bezwzględną danych wejściowych, natomiast „vect_mod”
oblicza przybliżoną wartość modułu wektora (I21,IN2). Przebieg czasowy, ilustrujący
działanie modułu, pokazano na rys. 42.
Strona 56
Rys. 42. Przebieg czasowy testujący działanie modułu vectormodule_block.
Wynik obliczeń pojawia się z opóźnieniem równym długości jednego cyklu zegarowego,
co należało uwzględnić przy synchronizacji pracy omawianego bloku z pozostałymi
fragmentami programu.
6.3.7. Estymacja wartości kąta przesunięcia fazy sygnału względem sygnału
odniesienia
Informacje o fazie sygnału badanego można otrzymać, stosując następującą zależność:
θ=arctan (
Y
)
X
W celu uzyskania wartości tangensa kąta fazy badanego sygnału zastosowano blok dzielący,
zoptymalizowany do syntezy w układzie FPGA za pomocą środowiska Quartus II. W wyniku
jego działania powstają dwie liczby 64 bitowe, wynik oraz reszta z dzielenia.
Po ich zsumowaniu otrzymujemy wartość kąta przesunięcia fazy mierzonego sygnału.
Otrzymane wartości opisujące wartość amplitudy i kąta sygnału badanego zostają w chwili
ukończenia pomiaru zapisane do trzech 64bitowych komórek pamięci, nazwanych
odpowiednio ramfaza i ramampl. Zapis inicjowany jest sygnałem valok, generowanym
w opisywanym wcześniej bloku sum_samp i ma na celu zachowanie otrzymanych wyników
aż do momentu zainicjowania transmisji danych do obsługującego pomiar komputera PC.
Przechowywane w pamięci dane są następnie wysyłane poprzez interfejs UART. Wybór
aktualnie wysyłanej wartości odbywa się za pomocą multipleksera, sterowanego przez układ
adc_rec odpowiedzialny za akwizycję danych wejściowych oraz obsługę transmisji.
Schemat blokowy omawianego rozwiązania ilustruje rys. 43.
Strona 57
Rys. 43. Schemat połączeń omawianych bloków.
6.3.8. Komunikacja z komputerem klasy PC
Komunikacja z komputerem klasy PC zachodzi za pośrednictwem układu FT245RL,
będącego konwerterem transmisji równoległej szeregową. Odbywa się ona poprzez port USB,
z emulacją portu szeregowego COM w standardzie RS232. W celu zapewnienia połączenia
projektowanego urządzenia z komputerem sterującym zaprojektowano zespół bloków,
odpowiedzialnych za wysyłanie, odbiór oraz zarządzanie danymi. Ich schemat blokowy
ilustruje rys. 44.
Strona 58
Rys. 44. Bloki TRX, adc_rec oraz cmd, odpowiedzialne za komunikację z komputerem PC.
Trzonem podprogramu związanego z przesyłem informacji jest blok TRX, którego kod został
napisany w oparciu o dokumentację użytego układu FT245 [27]. W zależności od wybranego
trybu pracy zapewnia od właściwe sygnały sterujące, pozwalające na odbiór bądź
też nadawanie danych. Wybór ten dokonywany jest za pomocą wejścia wrstart, natomiast
samo sterowanie odbywa się za pomocą wyjść TX i RX, oraz wejść RXT i TXE. Dane
przesyłane są poprzez uniwersalny, ośmiobitowy port wejścia-wyjścia DIN. Obecne jest także
wejście dane_in, przeznaczone dla danych oczekujących na wysłanie.
Pomiar rozpoczyna się od wydania odpowiedniej komendy z poziomu komputera sterującego
urządzeniem. Jest ono więc domyślnie ustawione w tryb odbioru, oczekując na właściwą
komendę inicjującą. W chwili pojawiania się znaku „r” blok „cmd” resetuje urządzenie,
natomiast znak „a” rozpoczyna generację sygnałów inicjujących akwizycję danych
wejściowych, rozpoczynających pracę urządzenia.
Po wykonaniu wszystkich obliczeń następuje wysłanie wyników do komputera sterującego.
Przebieg transmisji sterowany jest przez blok adc_rec, opisywany poprzednio w podrozdziale
dotyczącym akwizycji danych pochodzących z przetwornika analogowo-cyfrowego.
Za pomocą linii muxdrv blok ten dokonuje wyboru wartości spośród zapisanych w pamięci
i kieruje je na wejście data_in. Następnie następuje wysłanie 64 bitowej liczby w postaci
ośmiu ośmiobitowych wartości, które następnie zostają złączone przez oprogramowanie użyte
Strona 59
do komunikacji z urządzeniem. Po zakończeniu przesyłania całej liczby, wartość muxdrv
zostaje zwiększona i cykl powtarza się aż do momentu przesłania wszystkich danych.
To kończy pracę układu i ustala go ponownie w stanie odczytu, oczekującym na ponowne
wywołanie pomiaru.
6.4 Blok zasilający
Zasilacz dostarczający napięć zasilających część analogową wzmacniacza fazoczułego
podzielony jest na kilka sekcji. Osobne zasilanie posiadają wtórniki wejściowe, filtr antyaliasingowy oraz część analogowa przetwornika analogowo-cyfrowego. Część cyfrowa
przetwornika jest zasilana ze wspólnego źródła z częścią cyfrową całego urządzenia.
Całość zasilana jest z zewnętrznego zasilacza dostarczającego stabilizowane, symetryczne
napięcie stałe o wartości ± 6V.
6.4.1. Zasilanie części analogowej
6.4.1.1. Napięcie ±5V
Napięcie symetryczne ±5V, konieczne do zasilenia wszystkich elementów części analogowej,
uzyskiwane jest za pomocą liniowych stabilizatorów typu TPS71750 oraz TPS72301.
Cechują się one dużą skuteczność separacji zakłóceń zewnętrznych w szerokim zakresie
częstotliwości (wartość PSRR dla częstotliwości 100kHz wynosi 65dB u TPS71750
oraz 36dB u TPS72301) oraz niską ceną (0.36$/szt. dla TPS71750 i 1.05$/szt. dla TPS72301).
Linia +5V zasila część analogową przetwornika analogowo-cyfrowego wraz z wtórnikiem
napięcia odniesienia, wzmacniacz o wyjściu różnicowym, filtru anty-aliasingowego, a także
stabilizatory pozwalające otrzymać napięcia 2.5V oraz 3V. Linia -5V zasila wzmacniacze
operacyjne filtru oraz stabilizator dostarczający napięcie -2.5V.
Pobór prądu obliczono na podstawie danych katalogowych użytych elementów. Źródło
napięcia +5V powinno mieć wydajność prądową o wartości przynajmniej:
4mA x 5 (OPA211 i OPA2211) + 15mA (THS4520) + 55mA (ADS1672) + 11mA (stabilizator
2.5V) + 10mA (stabilizator 3V) ≈ 110mA
Strona 60
Znając oszacowaną wydajność prądową, należy podczas wyboru odpowiedniego stabilizatora,
zwrócić uwagę na parametr PSRR określający tłumienie zakłóceń pochodzących z linii
zasilających. Mając na uwadze ten parametr, do realizacji zasilacza +5V został wybrany
stabilizator TPS71750. Cechuje się on wydajnością prądową 150mA oraz wartością parametru
PSRR wynoszącą 67dB dla częstotliwości 100kHz. Dla porównania, przy tej samej
częstotliwości popularny układ typu LM7805 charakteryzuje się tłumieniem zakłóceń
na poziomie 42dB. Także parametry szumowe wybranego stabilizatora są zadowalające,
szacowana wartość skuteczna szumów w zakresie częstotliwości od 100Hz do 100kHz
wynosi około 475µV. Wartość tę można znacznie zredukować nawet do 57.5µV, dzięki
możliwości zastosowania zewnętrznego kondensatora w pętli sprzężenia zwrotnego
wewnętrznego wzmacniacza błędu. Poprawa ta odbywa się jednak kosztem wydłużenia czasu
ustalania się napięcia wyjściowego.
Wymagania
stawiane
przed
stabilizatorem
napięcia
-5V
są
analogiczne,
musi
on charakteryzować się dobrą separacją zakłóceń, niskimi szumami oraz wystarczającą
wydajnością prądową. Pobór prądu ze źródła -5V wynosi:
4mA x 4 (OPA2211) + 11mA (stabilizator -2.5V) ≈ 30mA.
Do realizacji zasilacza wybrano układ TPS72301, charakteryzującym się dobrą separacją
zakłóceń sieciowych na poziomie ponad 65dB dla 120Hz, co jest wartością o prawie 20dB
wyższą niż dla układu LM7905 w przypadku którego wartość ta wynosi 47dB. Jego zaletami
są również niska wartość skuteczna szumów paśmie od 10Hz do 100kHz, równa ok. 200µV
i duża
dostępność.
Schemat
omawianych
układów
katalogowych ilustruje rys. 45.
Strona 61
zastosowanych
w
aplikacjach
Rys. 45. Schemat źródła napięcia zasilania o wartości ±5V.
6.4.1.2. Napięcie ±2.5V zasilające wtórniki wejściowe.
Wtórniki wejściowe zasilane są symetrycznym napięciem ±2.5V. Jakość filtracji
jest wyjątkowo istotna, ze względu na łatwość przenikania zakłóceń z zasilania do sygnału
poprzez rezystancję szeregową kanału tranzystora oraz rezystor źródła. W związku z tym
należało dokonać wszelkich starań aby stopień wstępny zasilany był ze źródła możliwie
jak najbardziej stabilnego i pozbawionego zakłóceń. W tym celu wykorzystano regulowane
diody zenera TL431, przeznaczone do pracy jako źródło napięcia odniesienia. Są to elementy
o zminimalizowanym dryfcie temperaturowym (50ppm/°C), a także bardzo dobrych
parametrach szumowych (wartość skuteczna napięcia szumów dla częstotliwości 10Hz
wynosi 220
nV
). Diody te pracują w układach zaprezentowanych na rys. 46.
√ Hz
Strona 62
Rys. 46. Schemat źródła napięcia zasilania o wartości ±2.5V.
6.4.2. Zasilanie części cyfrowej
Część cyfrowa zrealizowana została w oparciu o układ programowalny FPGA
EP3C16Q24C0N8, który do poprawnego działania wymaga trzech różnych napięć
zasilających. Są to:
• 1.2V do zasilenia rdzenia procesora oraz części cyfrowej pętli fazowej (PLL),
• 2.5V do zasilenia części analogowej pętli fazowej (PLL),
• 3.3V do zasilenia buforów wyjściowych, generatora kwarcowego, przetwornika ADS1672
oraz pozostałych układów cyfrowych.
W celu zaprojektowania potrzebnych zasilaczy, należało określić minimalny pobór prądu
dla każdego z wymienionych napięć. W przypadku napięć 1.2V oraz 2.5V wykorzystano
do tego celu wstępne estymacje programu Power Play, dostarczonego przez producenta
układu programowalnego. Dla otrzymanych wartości, wynoszących kolejno 6mA dla 1.2V
oraz 18mA dla 2.5V, przyjęto margines błędu w wysokości 200%. W przypadku napięcia
3.3V zsumowano pobory prądów wszystkich zasilanych podzespołów oraz dostępnych
buforów wyjściowych procesora.
Strona 63
Ich suma prezentuje się następująco:
32mA (ADS1672) + 3 x 47mA (przekaźniki części analogowej) + 15mA (FT245RL) + 2mA
(generator kwarcowy 20MHz) + 15mA (M25P16) + 161 * 5mA (bufory wyjściowe procesora)
≈ 1A
Źródło napięcia 3.3V, ze względu na duży prąd wyjściowy i brak szczególnych wymagań
dotyczących szumów i zakłóceń, zostało zrealizowane w formie przetwornicy impulsowej
typu step-down. Pozwoliło to uniknąć dużych strat mocy, które wystąpiłyby w przypadku
zastosowania stabilizatora liniowego. Przetwornicę zrealizowano na bazie układu TPS62142.
Pozwala on, przy zastosowaniu kilku dyskretnych elementów biernych, zbudować konwerter
o napięciu wyjściowym 3.3V, maksymalnym poborze w wysokości 2A i sprawności powyżej
90%. Dodatkową zaletą jest częstotliwość pracy klucza wynosząca 2.5MHz, a więc
wielokrotnie wyższa od wartość górnej częstotliwości granicznej pracy urządzenia.
Dzięki temu ewentualne zakłócenia wprowadzane przez przetwornicę nie będą wpływały
negatywnie na pracę wzmacniacza. Schemat zasilacza przedstawia rys. 47.
Rys. 47. Schemat przetwornicy step-down o napięciu wyjściowym 3.3V.
Ze względu na niski pobór prądu oraz znikome wymagania dotyczące zakłóceń, do uzyskania
napięć zasilających 1.2V oraz 2.5V wykorzystano tanie, kosztujące ok. 1,5zł, i łatwo dostępne
stabilizatory liniowe z serii MCP1700. Ich dodatkowym atutem jest prosta aplikacja oraz małe
rozmiary obudowy. W celu zmniejszenia mocy strat, zasilane są one z napięcia 3.3V. Układy
te pracują w konfiguracjach zaprezentowanych na rys. 48.
Strona 64
Rys. 48. Schemat układu zasilania 1.2V i 2.5V.
6.5 Schematy i projekt obwodów drukowanych
Następnym, po zaprojektowaniu, krokiem w tworzeniu urządzenia, jest wykonanie jego
prototypu. W tym celu należało zaprojektować obwody drukowane, stanowiące mechaniczną
podstawę urządzenia oraz zapewniające elektryczne połączenia pomiędzy elementami.
Konieczne przy tym było uwzględnienie zasad, dotyczących projektowania mozaiki ścieżek,
koniecznych, dla poprawnego działania projektu. Podstawowym problemem było określenie
już na wstępie rozmieszczenia elementów projektowanego wzmacniacza. Zdecydowano się
na urządzenie o konstrukcji modułowej, charakteryzującej się podziałem na cyfrową płytę
główną oraz płyty-nakładki realizujące funkcję akwizycji sygnału analogowego.
6.5.1. Płyta główna
Projekt płyty głównej przewidywał integrację w ramach jednego obwodu drukowanego
modułu zasilającego oraz cyfrowej części obliczeniowej wraz z generatorem kwarcowym
i modułem komunikacji z interfejsem USB do komputera klasy PC. W celu podłączenia
modułów rozszerzeń, a także umożliwienia podłączenia dodatkowych, zewnętrznych
peryferiów, połączenia wejść i wyjść układu programowalnego zostały wyprowadzone
na krawędzie płytki, gdzie zakończone zostały stosownymi złączami typu „goldpin”.
W ten sam sposób wyprowadzono symetryczne napięcie zasilające ±6V oraz sygnał zegarowy
20MHz, potrzebne do działania kart akwizycji badanego sygnału. Rozmieszczenie złącz,
otworów montażowych, a także wymiary laminatu zostały zestandaryzowane. Pozwoliło to na
zastosowanie jednego projektu płytki analogowo-cyfrowej oraz ułatwienie ewentualnych
modyfikacji urządzenia w przyszłości. Głównym elementem na płycie głównej jest układ
programowalny
EP3C16Q240C8N,
wokół
którego
rozplanowano
umieszczenie
współpracujących z nim układów scalonych, elementów zasilacza oraz złącz wejść i wyjść
Strona 65
urządzenia. Po prawej stronie płyty wydzielono miejsce dla bloku zasilania oraz generatora
kwarcowego. Ścieżki doprowadzające napięcia zasilające oraz sygnał zegarowy oplatają,
bez tworzenia pętli, płytę po jej obwodzie oraz przechodzą przez jej środek, umożliwiając
zasilenie układów cyfrowych. Ze względu na zastosowanie kilku napięć zasilających
oraz technikę
montażu
powierzchniowego,
koniecznością
było
zastosowanie
druku
przynajmniej dwustronnego. Rozmieszczenie elementów zaplanowano tak, aby zapewnić
bazę mechaniczną dla dwóch kart akwizycji danych, przy jednoczesnym zachowaniu
minimalnego rozmiaru użytego laminatu. Bardzo ważna okazała się też minimalizacja
przenikania zakłóceń pochodzących z bloku zasilania do czułych elementów analogowych,
znajdujących się na kartach dodatkowych.
Mozaika ścieżek została zaprojektowana z uwzględnieniem zasad dotyczących wartości
natężeń prądów płynących w ścieżkach, minimalizacji rezystancji w tak krytycznych
miejscach jak doprowadzenia kondensatorów blokujących oraz zapewnienia niezawodności
urządzenia. To ostatnie zostało osiągnięte poprzez wprowadzenie nadmiarowych przepustów
pomiędzy warstwami druku, co pozwoliło na zmniejszenie rezystancji połączeń
oraz podniosło ich niezawodność. Zdecydowano się także na wypełnienie pustych przestrzeni
polami
masy,
dzięki
czemu
wprowadzono
dodatkowe
ekranowanie
układu
przed niepożądanymi zakłóceniami. Projekt mozaiki ścieżek zamieszczono w załączniku.
6.5.2. Analogowo-cyfrowa karta akwizycji sygnału analogowego.
Analogowo-cyfrowa
karta
akwizycji
sygnału
zawiera
część
analogową
projektu,
czyli przetwornik analogowo-cyfrowy oraz układy zasilające i pomocnicze. Całość została
odseparowana od części cyfrowej w celu zminimalizowania wnikania do toru wejściowego
zakłóceń pochodzących z linii zasilania. Obwód drukowany karty akwizycji został podzielony
na dwie części. Po jednej stronie znajdują się niskoszumne wtórniki wejściowe oraz filtr
antyaliasingowy, po drugiej przetwornik analogowo-cyfrowy oraz stabilizatory i bufor
napięcia referencyjnego. Przez środek płytki przebiega szyna masy, w której zbiegają
się masy obu części. Dzięki takiemu prowadzeniu połączeń, przenikanie zakłóceń zostało
zminimalizowane. Uniknięto także tworzenia się tzw. pętli masy, które skutkowałyby
powstawianiem
szkodliwych
prądów
wirowych
powodujących
zakłócenia
sygnału
mierzonego. Gniazda sygnałowe SMA, a także złącza cyfrowe oraz zasilania umieszczono
na krawędziach płytki. Projekt mozaiki ścieżek zamieszczono w załączniku.
Strona 66
7
Uruchamianie i pomiary
W celu poprawnego i bezpiecznego uruchomienia całego urządzenia, należało uprzednio
przeprowadzić testy poszczególnych jego podzespołów. Proces ten podzielono na następujące
etapy, obejmujące sprawdzenie następujących elementów:
1. Układy zasilające, weryfikacja wartości napięć wyjściowych oraz ich stabilności
pod zakładanym obciążeniem.
2. Generator kwarcowy, sprawdzenie kształtu generowanego sygnału zegarowego
oraz określenie jego częstotliwości.
3. Sprawdzenie działania układu programowalnego FPGA, wgranie programu testowego
testującego zarówno interfejs JTAG jak i podstawową funkcjonalność portów wejścia
i wyjścia. Sprawdzenie funkcjonalności modułu odpowiedzialnego za komunikację
z komputerem PC.
4. Uruchomienie przetwornika analogowo-cyfrowego, wykonanie wstępnych pomiarów
pozwalających zarówno na sprawdzenie jego działania jak i na określenie parametrów
zastosowanych układów analogowych. Analiza widmowa sygnału wejściowego,
określenie poziomu szumu wprowadzanego przez poszczególne elementy urządzenia.
5. Sprawdzenie podprogramu odpowiedzialnego za generację sygnału wyzwalania
pomiaru.
6. Przeprowadzenie pomiarów właściwych dla urządzenia.
7.1. Pomiary wstępne
Testowanie urządzenia rozpoczęto od sprawdzenia precyzji wykonania obwodu drukowanego,
jakości montażu elementów i ich poprawnego umieszczenia. Układ sprawdzono pod kątem
występowania zwarć i zimnych lutów.
7.1.1. Testy układów zasilających
Sprawdzenie układów zasilających rozpoczęto od zasilania płyty głównej urządzenia
symetrycznym napięciem stabilizowanym ±6V, doprowadzonym do zacisków złącza P7.
W celu uniknięcia ew. awarii wynikających z błędnego działania bloku zasilacza, wszystkie
Strona 67
odbiorniki prądu w układzie zostały odłączone. Po załączeniu napięcia zasilającego zostało
ono zmierzone woltomierzem cyfrowym PICOTEST M3510A. Wartości napięć wynosiły
6.01479V oraz -6.00601V. Następnie zmierzono potencjały względem masy na wyjściach
przetwornicy oraz liniowych stabilizatorów napięcia. Poniższa tabela 11 zawiera wyniki
pomiarów.
Typ układu
TPS62142
MCP1700T250
MCP1700T120
Wartość napięcia
znamionowa [V]
3.30000
2.50000
1.20000
Wartość napięcia
zmierzona [V]
3.29732
2.49772
1.19215
Tab. 11. Wyniki pomiarów napięć zasilających układy na płycie głównej urządzenia.
Zmierzone wartości mieszczą się w ramach założonej dokładności. Następnie dołączono
płytę-nakładkę, zawierającą stabilizatory oraz źródła napięć odniesienia, zasilające część
analogową urządzenia wraz z przetwornikiem analogowo-cyfrowym. Po ponownym
załączeniu zasilania zmierzono potencjały względem masy na wyjściach poszczególnych
układów. Tabela 12 zawiera wyniki pomiarów.
Typ układu
TPS71750
TPS72301
REF5030
TL431
TL431
Wartość napięcia
znamionowa [V]
5.00000
-5.00000
3.00000
2.50000
-2.50000
Wartość napięcia
zmierzona [V]
4.98413
-4.99275
3.00633
2.49709
-2.49542
Tab. 12. Wyniki pomiarów napięć zasilających układy na płycie-nakładce urządzenia.
W przypadku płyty-nakładki napięcia zasilające także mieszczą się w przyjętych granicach.
7.1.2. Testowanie układu programowalnego za pomocą interfejsu JTAG.
W celu sprawdzenia poprawnego montażu oraz działania układu programowalnego, płyta
cyfrowa została podłączona do komputera PC za pośrednictwem dedykowanego programatora
USB BLASTER II. Do komunikacji użyto złącza P11, przeznaczonego do konfigurowania
urządzenia za pośrednictwem interfejsu JTAG. Następnie, za pomocą aplikacji programatora
stanowiącego część oprogramowania Quartus II, nawiązana łączność z układem
programowalnym. Po automatycznym wykryciu typu układu wgrano do jego pamięci
program testowy. Jego zadaniem było przetestowanie podstawowych funkcji portów
Strona 68
wyjściowych poprzez okresowe włączanie oraz wyłączanie podłączonych do nich diod
świecących. Schemat układu zawarty jest na rys. 49.
Rys. 49. Schemat układu testującego wyjścia cyfrowe.
Zapalające się i gasnące diody świecące pozwoliły na szybkie i łatwe sprawdzenie
poprawności działania programu.
Po zweryfikowaniu podstawowej funkcjonalności układu nadszedł czas na wprowadzenie
bardziej złożonych instrukcji. W tym celu postanowiono wykorzystać zawarty na płytce układ
FT245, będący sprzętowym konwerterem interfejsów USB – RS232. Program testowy
polegał na realizacji funkcji „echo”, odsyłającej do komputera klasy PC otrzymane znaki.
Schemat blokowy programu przedstawia rys. 50.
Rys. 50. Schemat blokowy programu realizującego funkcję „echa”.
Program składa się z bloku TRX, odpowiedzialnego za odbieranie i wysyłanie danych
oraz zatrzasku w którym zapisywany jest bajt oczekujący na wysłanie. Przebieg czasowy
ilustrujący odczyt, zapis w pamięci oraz wysłanie znaku „r” pokazano na rys. 51.
Strona 69
Rys. 51. Przebieg czasowy ilustrujący odczyt oraz wysłanie znaku.
7.1.3. Sprawdzenie działania oraz podstawowych parametrów pracy przetwornika
analogowo-cyfrowego ADS1672.
Sprawdzenie działania przetwornika analogowo-cyfrowego rozpoczęto od jego próbnego
zainicjowania i zebrania szeregu danych testowych. W tym celu wykorzystano układ testowy,
składający się ze źródła sygnału testowego, wzmacniacza THS4520 o wyjściu różnicowym
oraz przetwornika analogowo-cyfrowego ADS1672. Jego schemat blokowy ilustruje rys. 52.
Rys. 52. Schemat blokowy układu testowego z układem ADS1672.
Przetwornik ADS1672 jest sterowany za pomocą układu FPGA, którego program pozwala
na skonfigurowanie przetwornika, rozpoczęcie pomiaru oraz zapis zarejestrowanych wartości.
Działanie programu rozpoczyna się od ustalenia poziomów na wejściach sterujących
przetwornika DRATE[1:0] oraz LL_CONFIG, odpowiedzialnych za określenie trybu pracy
i częstotliwości próbkowania układu. Rozpoczęcie pomiaru wywoływane jest poprzez
wysłanie za pomocą interfejsu USB odpowiedniej komendy, co powoduje ustalenie
na wejściu START przetwornika poziomu wysokiego. W wyniku czego następuje rozpoczęcie
akwizycji danych przez przetwornik analogowo-cyfrowy, przy czym każdy pomiar kończony
jest stanem wysokim na wyjściu DRDY (Data Ready). Od chwili jego pojawienia się
na wyjściu DOUT zaczynają pojawiać się kolejne bity wartości zmierzonej, począwszy
od najbardziej znaczącego bitu. Wartości te zapisywane są kolejno do rejestru, a po 24 taktach
kompletna wartość zostaje zapisana w pamięci RAM. Ze względu na relatywne długi czas
potrzebny na zebranie danych, kolejne wyniki zbierane są w pamięci aż do zakończenia
Strona 70
ostatniego z pomiarów. Następuje wtedy zmiana stanu wejścia przetwornika START ze stanu
1 na 0, po czym rozpoczyna się wysłanie zapisanych danych. Każdy pomiar zostaje wysłany
w postaci trzech 8bitowych wartości. Schemat realizującego te funkcje programu ilustruje
rys. 53.
Rys. 53. Schemat blokowy opisywanego programu .
Od strony komputera procesem rejestracji danych steruje specjalnie napisany do tego celu
skrypt środowiska MATLAB. Ma on za zadanie nawiązać komunikację z urządzeniem
poprzez symulowany przez układ FT245 wirtualny port COM, następnie przesłać komendę
rozpoczynającą pomiar a po jego zakończeniu zapisać i przetworzyć otrzymane wartości.
Oprócz złożenia trzech ośmiobitowych wartości w całość, oblicza widmo sygnału
oraz wykreśla zebrane dane w formie wykresów. Program testowy pozwala na sprawdzenie
poprawności konfiguracji przetwornika oraz przeprowadzanej akwizycji i konwersji danych.
Wynik działania programu po odczytaniu i przetworzeniu 256 zmierzonych wartości sygnału
sinusoidalnego o częstotliwości 10kHz i amplitudzie 400 mV ilustruje rys. 54.
Strona 71
Rys. 54. Wynik działania opisywanego programu po podaniu na wejście układu przebiegu sinusoidalnego
o częstotliwości 10kHz.
7.1.4. Pomiary parametrów szumowych zaprojektowanego układu
Na bazie zebranych za pomocą przetwornika danych możliwe jest obliczenie widmowej
gęstości szumów generowanych przez zastosowane elementy. W tym celu skrypt użyty
w poprzednim podrozdziale został rozszerzony o dodatkowe funkcje obejmujące obliczanie
oraz wykreślanie charakterystyk gęstości widmowej napięcia szumu.
7.1.4.1. Pomiar parametrów szumowych przetwornika analogowo-cyfrowego.
Pomiary parametrów szumowych przetwornika wykonano po uprzednim zwarciu jego wejść
różnicowych. Modyfikacja ta, oznaczona kolorem czerwonym, wykonana została zgodnie
ze schematem pokazanym na rys. 55.
Strona 72
Rys. 55. Schemat wzmacniacza o zwartym wyjściu różnicowym.
Pozwala to na wyeliminowanie szumów generowanych przez układy będące częścią
analogowego toru urządzenia wzmacniacze nie będzie wpływał na wynik pomiaru. Pomiar
wykonano przy częstotliwości próbkowania 180.18kHz. Wyniki działania programu
przedstawia rys. 56.
Rys. 56. Widmowa gęstość szumów przetwornika, wyrażona w woltach a), decybelach b).
Strona 73
Wartość gęstości widmowej szumów jest w przybliżeniu stała w całym pasmie pomiaru i jest
mniejsza od -120dB. Oznacza to że w wybranym trybie pracy użyty przetwornik
charakteryzuje się wartością ENOB, czyli użytecznej ilości bitów, na poziomie 20.
7.1.4.2. Pomiar wpływu wzmacniacza o wyjściu różnicowym na parametry szumowe
układu.
Następnie wykonano pomiar uwzględniający wpływ wzmacniacza THS4520 na parametry
szumowe układu. Wejście różnicowe przetwornika zostało rozwarte, natomiast wejście
napięciowe wzmacniacza o wyjściu różnicowym połączono z masą. Opisywany układ
obrazują schematy blokowy na rys. 57 i elektryczny, na rys. 58. W wyniki pomiaru
przedstawiono na rys. 59.
Rys. 57. Schemat blokowy badanego układu.
Rys. 58. Schemat badanego wzmacniacza, o wejściu zwartym do masy.
Strona 74
Rys. 59. Widmowa gęstość sumy szumów wzmacniacza i przetwornika, wyrażona w woltach a),
decybelach b).
Po porównaniu wykresów pokazanych na rys. 57 i rys. 60 widoczny jest wpływ wzmacniacza
o wyjściu różnicowym na szumy całego układu. Wartość widmowej gęstości szumów wzrosła
w przybliżeniu dwukrotnie, jednak zmiana ta mieści się w zakładanych granicach.
7.1.4.3. Pomiar wpływu filtru antyaliasingowego na parametry szumowe układu.
Do badanego układu dołączono filtr antyaliasingowy, zgodnie ze schematem blokowym
widocznym na rys. 60 i elektrycznym, widocznym na rys. 61.
Strona 75
Rys. 61. Schemat filtru anty-aliasingowego, o wejściu zwartym do masy.
Wyniki pomiaru ilustruje rys. 62.
Rys. 62. Widmowa gęstość sumy szumów filtru, wzmacniacza i przetwornika, wyrażona w woltach a),
decybelach b).
Całkowite szumy układu nie przekraczają w całym paśmie wartości
dynamikę o wartości większej od 110dB.
Strona 76
3
μV
, zapewniając
√ Hz
Ostatni pomiar obejmuje parametry szumowe urządzenia z uwzględnieniem wpływu
wtórników wejściowych. Schemat blokowy badanego układu ilustruje rys. 64, a elektryczny
rys. 65.
Rys. 65. Schemat stopnia wejściowego badanego układu.
Pomiary przeprowadzono dla dwóch różnych wartości rezystora R40 polaryzującego bramkę
tranzystora wejściowego, określających jednocześnie wartość rezystancji wejściowej wejścia
urządzenia. Wyniki pomiarów, przeprowadzonych dla wartości rezystancji 50Ω i 10MΩ,
ilustrują rys. 66 i rys.67.
Strona 77
Rys. 66. Widmowa gęstość sumy szumów urządzenia dla R40 = 50Ω, wyrażona w woltach a) i decybelach
b).
Rys. 67. Widmowa gęstość sumy szumów urządzenia dla R40 = 10MΩ, wyrażona w woltach a) i
decybelach b).
Strona 78
Wyniki pomiarów wyraźnie pokazują wzrost szumów w zakresie niskich częstotliwości,
spowodowany wpływem stopnia wejściowego. Wartość widmowej gęstości szumów różni się
od szacowanej teoretycznie w podrozdziale 6.2.1.2. Spowodowane jest to koniecznością
zastosowania tranzystora BF861B, charakteryzującego się znacznie gorszymi parametrami
szumowymi od wariantu BF861C, będącego niedostępnym w handlu detalicznym w czasie
konstrukcji urządzenia.
Porównanie wpływu rezystancji polaryzujących ukazuje znaczną różnicę wartości
maksymalnych gęstości widmowych szumów w zależności od wartości rezystora R40.
Oznacza to, że o ile zachodzi tylko taka możliwość, wskazane jest wykorzystywanie podczas
pomiarów wejścia o niskiej rezystancji wejściowej.
Pozytywnym aspektem zaobserwowanych charakterystyk szumowych jest natomiast brak
znaczących zakłóceń o profilu harmonicznym, generowanych przez stabilizatory i układy
impulsowe.
7.1.5. Pomiary charakterystyki filtru antyaliasingowego
Pomiar charakterystyki amplitudowej filtru antyaliasingowego konieczny jest do sprawdzenia
poprawności działania realizacji fizycznej zaprojektowanego w podrozdziale 6.1.2. filtru
antyaliasingowego.
W tym celu wykonano serię pomiarów wartości międzyszczytowej sygnałów na wyjściu
filtru, na którego wejście podawane były przebiegi sinusoidalne o znanej częstotliwości
i wartości międzyszczytowej napięcia. Układ pomiarowy został wykonany zgodnie
ze schematem blokowym, zawartym na rys. 68.
Rys. 68. Schemat blokowy układu pomiarowego, użytego do zmierzenia charakterystyki amplitudowej
filtru antyaliasingowego.
Strona 79
Pomiary wykonano dla częstotliwości z zakresu od 1Hz do 140kHz. Zależność wartości
międzyszczytowych napięć wyjściowego do wejściowego, wyrażoną w decybelach, ilustruje
rys. 69.
Rys. 69. Zmierzona charakterystyka amplitudowa filtru antyaliasingowego.
Zmierzona charakterystyka odbiega zauważalnie od charakterystyki idealnej, zilustrowanej
na rys. 27. Tłumienie w paśmie przepustowym w funkcji częstotliwości wzrasta
w przybliżeniu liniowo, od wartości 0dB dla 1Hz do 4.7dB dla 60kHz. Punkt spadku 3dB
przypada dla częstotliwości 50kHz, a tłumienie dla 120kHz wynosi 32.6dB. Pomiar jest
obarczony
znacznym
błędem
spowodowanym
niedoskonałą
metodą,
ograniczoną
dokładnością zastosowanych przyrządów oraz znacznymi szumami obserwowanymi podczas
pomiaru. Wpływ tych ostatnich jest widoczny zwłaszcza dla wartości tłumienia
odpowiadającym wartościom częstotliwości powyżej 120kHz, dla których poziom szumów
stawał się porównywalny z wartością amplitudy sygnału badanego co przełożyło się
na wyraźny spadek nachylenia charakterystyki filtru. Źródłem rozbieżności parametrów
zaprojektowanego
układu
i
jego
realizacji
fizycznej
są
także
duża
podatność
zaprojektowanych filtrów na rozrzuty parametrów zarówno elementów biernych jak i użytych
Strona 80
wzmacniaczy operacyjnych. Pomimo tego że charakterystyka zawarta na rys. 52 odbiega
zauważalnie od przewidywanej w wyniku symulacji komputerowej, należy uznać że układ
filtru antyaliasingowego spełnia swoją podstawową funkcję tłumienia częstotliwości
wykraczających poza pasmo pracy urządzenia.
7.1.6. Sprawdzenie działania podprogramu generującego sygnał
wyzwalania.
W celu sprawdzenia działania modułu REFBlock, opisywanego w podrozdziale 6.3.2.,
wykorzystano go w programie pozwalającym na rejestrację próbek sygnału wejściowego,
użytego w podrozdziale 7.1.4. Wygenerowany sygnał referencyjny dostarcza informacji
o okresie sygnału badanego i umożliwia zapis określonej, stałej liczby próbek w każdym
okresie badanego sygnału, niezależnie od jego częstotliwości. Działanie programu,
zapisującego cztery próbki na okres sygnału mierzonego, ilustruje rys. 70.
Rys. 70. Przebieg czasowy ilustrujący zebrane dane, zawierające 4 próbki na okres sygnału.
Zastosowanie modułu REFBlock w aplikacji sprzętowej pozwoliło na zweryfikowanie
poprawności jego algorytmu. Jak pokazano na rys. 70, sygnał sinusoidalny został
zarejestrowany poprawnie, z zachowaniem stałej ilości próbek przypadających na jeden
okres. W czasie testów programu ujawnił się jednak problem, polegający na zaburzeniu
regularności pomiarów co powodowało zmianę ilości zapisanych wartości w niektórych
okresach sygnału badanego. Problem ten wydawał się występować w losowych momentach
i dotyczył maksymalnie kilku próbek z całego pomiaru. Sytuacja ta występowała
w przypadku gdy pojedyncze impulsy sygnału odniesienia nie były rejestrowane przez
program, co powodowało osiąganie przez licznik zliczający długość okresu nieodpowiednich
wartości i zaburzało pracę programu. Problem ten występował na tyle rzadko, że do jego
Strona 81
rozwiązania wystarczyło zastosowanie prostej modyfikacji. Polegała ona na dodaniu
do programu bloku porównującego compare, który odrzuca spośród trzech ostatnich wartości
licznika liczby najmniejszą oraz największą. W ten sposób wybrana wartość pośrednia
pozwala na wyeliminowanie opisanego błędu. Schemat zmodyfikowanego bloku REFBlock
ilustruje rys. 71.
Rys. 71. Schemat blokowy zmodyfikowanego podprogramu REFBlock.
7.2. Pomiary z wykorzystaniem woltomierza fazoczułego
Po przeprowadzeniu wstępnych procedur testowych i wprowadzeniu niezbędnych poprawek
oprogramowania przeprowadzono pierwsze pomiary urządzenia typu Lock-In. W tym celu
skonstruowane urządzenie zostało zaprogramowane i podłączone do układu pomiarowego,
którego schemat blokowy ilustruje rys. 72.
Rys. 72. Schemat blokowy układu pomiarowego.
Strona 82
Widoczne na ilustracji dzielniki napięciowe zostały zastosowane w przypadku sygnału
odniesienia w celu dopasowania wartości napięcia stanu wysokiego sygnału referencyjnego
do standardu 3.3V, obowiązującego w skonstruowanym urządzeniu. W przypadku sygnału
badanego natomiast wykorzystano dzielnik, mający postać kaskadowo łączonych tłumików
sygnałowych. Został on użyty do rozszerzenia zakresu dostępnych napięć wyjściowych
użytego generatora przebiegu sinusoidalnego.
Rozpoczęcie pomiaru oraz rejestrowanie wyników odbywa się za pośrednictwem programu
napisanego w środowisku MatLab. Pomiar inicjowany jest za pośrednictwem portu
szeregowego, analogicznie jak w podrozdziale 6.3.8. Po wysłaniu poleceń resetujących
urządzenie i rozpoczynających pomiar, komputer przechodzi w tryb oczekiwania na wyniki
pomiaru. W przypadku, gdy pomiar został przeprowadzony prawidłowo, następuje odebranie
24 bajtów, tworzących trzy 64 bitowe liczby kodowane w kodzie U2. Są to kolejno wartości
amplitudy oraz część całkowita i reszta z dzielenia, wspólnie opisujące fazę badanego sygnału
zgodnie z opisem zawartym w rozdziale 4. Po scaleniu i konwersji danych wyniki pomiaru
zostają wyświetlone na ekranie komputera. Przykładowe wyniki pomiaru sygnału
o częstotliwości 1kHz przedstawiono w tab. 13. i tab. 14.
Strona 83
Amplituda
mierzonego
sygnału:
1V
500mV
200mV
100mV
50mV
20mV
10mV
5mV
2mV
1mV
500µV
200µV
100µV
50µV
20µV
10µV
5µV
2µV
1µV
500nV
250nV
100nV
50nV
25nV
Wynik pomiaru:
10117636306
5054869568
2018828774
1009127292
505041777
201265717
100587379
49896617
20068060
9995211
5012665
2071760
953141
527270
418934
548725
834328
567324
122934
732409
546132
324876
87234
434098
Tab. 13. Wyniki pomiaru amplitudy sygnału o częstotliwości 1kHz.
Czułość urządzenia, wynikająca z pomiarów, wynosi ok. 50µV. Pomiar sygnałów o mniejszej
amplitudzie daje niejednoznaczne wyniki, o dużym rozrzucie wartości. Rys. 73 obrazuje
wykres zależności wyniku pomiaru od wartości napięcia wejściowego.
Strona 84
Rys. 73. Wykres zależności wyniku pomiaru od napięcia wejściowego.
Zależność zilustrowana na rys. 73, przedstawiona w skali logarytmicznej, ma charakter
liniowy dla zakresu napięć wejściowych powyżej 50µV.
Tab. 14 obrazuje wyniki pomiaru przesunięcia fazy sygnału badanego względem sygnału
odniesienia. Rozbieżność odczytanych wartości z faktyczna wartością przesunięcia wynika
z charakterystyk fazowych zastosowanych w torze sygnałowym filtrów, które wprowadzały
dodatkowe opóźnienia. W celu przeprowadzenia precyzyjnych pomiarów należy zatem brać
pod uwagę poprawkę, opartą o pomiary przeprowadzone na generatorze wzorcowym.
Strona 85
Przesunięcie
fazy [º]
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
10
20
30
40
50
60
70
80
90
Odczytana wartość [º]
43.755750
53.869805
63.803926
73.757048
83.880297
-86.101768
-76.158608
-66.187912
-56.212660
-46.205602
-36.103521
-26.218150
-16.149403
-6.089889
3.997396
13.902930
23.960570
33.838999
43.921549
Tab. 14. Wyniki pomiaru przesunięcia fazy sygnału o częstotliwości 1kHz względem sygnału odniesienia.
Wartość wskazań zmienia się liniowo, wprost proporcjonalnie do mierzonej wielkości.
Korekta, którą należy wprowadzić, jest zależna od częstotliwości badanego sygnału
i w omawianym
przypadku
wynosi
46.2º.
Rys.
74
ilustruje
z uwzględnieniem korekty fazy poprawiającej czytelność wykresu.
Strona 86
opisaną
zależność,
Rys. 74. Wykres zależności wyniku pomiaru od fazy sygnału badanego.
W celu dalszej poprawy parametrów urządzenia należy zastosować uśrednianie sygnału
mierzonego. Pozwala ono na uzyskanie maksymalnie
√ n krotnego wzrostu czułości, gdzie
n oznacza krotność uśredniania. Wyniki pomiaru przeprowadzonego z uśrednianiem 100 razy
obrazuje tab. 15.
Strona 87
Amplituda
mierzonego
sygnału:
1V
500mV
200mV
100mV
50mV
20mV
10mV
5mV
2mV
1mV
500µV
200µV
100µV
50µV
20µV
10µV
5µV
2µV
1µV
500nV
250nV
100nV
50nV
25nV
Wynik pomiaru:
504979495997
251612797368
100550691291
50270272981
24878263164
9934459648
4966127884
2482144579
1068181416
532301182
201139959
80465439
40236319
18998401
7343621
3397855
1429052
1155109
2590756
1232761
5028712
1048532
1508492
954672
Tab. 15. Wyniki pomiaru amplitudy sygnału o częstotliwości 1kHz, uśrednianie x100.
Dane zawarte w tab. 15 pozwalają stwierdzić że stukrotne uśrednianie sygnału badanego
pozwoliło uzyskać dziesięciokrotny wzrost czułości urządzenia. Możliwość pomiaru
sygnałów o amplitudzie 5µV uzyskano kosztem wydłużenia czasu pomiaru. Podobne zabiegi
stosowane są z powodzeniem w komercyjnie dostępnych urządzeniach typu lock-in,
pozwalając na znaczną poprawę ich parametrów użytkowych. Rys. 75 obrazuje wykres
zależności wyniku pomiaru od wartości napięcia wejściowego.
Strona 88
Rys. 75. Wykres zależności wyniku pomiaru od napięcia wejściowego, uśrednianie x100.
Wyniki
pomiaru wykonanego
ze stukrotnym
uśrednianiem sygnału wejściowego,
przedstawione na osi logarytmicznej, zachowały swój liniowy charakter zaobserwowany
przy poprzednim pomiarze. Podobnie jak w przypadku pomiaru bez zastosowania
uśredniania, wartości wskazania dla napięć wejściowych znajdujących się poza zakresem
czułości urządzenia mają charakter losowy.
Następnie wykonano pomiary z uśrednianiem sygnału wejściowego rzędu 100000,
co powinno zaowocować wzrostem czułości o kolejny rząd wielkości sygnału badanego.
Amplituda
mierzonego
sygnału:
1V
100mV
10mV
1mV
100µV
10µV
1µV
500nV
250nV
100nV
50nV
25nV
Wynik pomiaru:
50211139690478
5034795845064
470419583328
43535365797
4181690226
1582255543
878878273
399614409
184486674
60749812
32274710
41508923
Tab. 16. Wyniki pomiaru amplitudy sygnału o częstotliwości 1kHz, uśrednianie x100000.
Strona 89
Wartości
zawarte
w
tab.
16
pokazują
dalszy,
dziesięciokrotny wzrost
czułości
skonstruowanego urządzenia. Rys. 76 obrazuje wykres zależności wyniku pomiaru
od wartości napięcia wejściowego, przedstawione na osi logarytmicznej.
Rys. 76. Wykres zależności wyniku pomiaru od napięcia wejściowego, uśrednianie x100000.
Także i w tym przypadku charakterystyka urządzenia pozostaje w przybliżeniu liniowa.
Pomiar sygnałów o amplitudzie 50nV jest możliwy, a czas potrzebny na jego
przeprowadzenie wynosi od 4 do 5 minut. Cecha ta spowodowała mniejszą, względem tab. 15
i tab. 13, ilość pomiarów w tab. 16.
Strona 90
8
Wnioski
W ramach opisanej pracy wykonano oraz przebadano możliwości urządzenia, będącego
połączeniem techniki analogowej i cyfrowej. W jego skład wchodzą niskoszumne układy
analogowe, zespół zasilaczy projektowany pod kątem osiągnięcia wysokiej wartości
współczynnika separacji zakłóceń sieciowych, precyzyjny przetwornik analogowo-cyfrowy
oraz system cyfrowy, odpowiedzialny za szybkie przetwarzanie danych i komunikację
z komputerem osobistym.
Projektowanie opisanego urządzenia objęło wybór odpowiednich elementów elektronicznych,
zaprojektowanie oprogramowania w językach Verilog oraz MATLAB, a także wykonanie
projektów
obwodów
drukowanych.
Po
zakończeniu
prac
teoretycznych
złożono
i zaprogramowano urządzenie, a następnie przeprowadzono serię pomiarów sprawdzających
jego działanie i parametry. W ramach oprogramowania opracowano moduły odpowiedzialne
za wyznaczanie amplitudy przebiegu sinusoidalnego, uśrednianie realizacji sygnału,
synchronizację
wyzwalania
pomiaru
oraz
komunikację
z
komputerem,
a
także
przeprowadzono ich symulacje. W części analogowej zaprojektowano niskoszumne stopnie
wejściowe, filtr antyaliasingowy, aplikację wzmacniacza z wyjściem różnicowym oraz blok
zasilający, skutecznie tłumiący zakłócenia sieciowe.
Zmiany w projektowanym urządzeniu przeprowadzano stopniowo, w formie kilku iteracji.
W ich wyniku stopniowo poprawiano jego parametry i ulepszano konstrukcję. Dzięki temu
udało się uzyskać zadowalające walory użytkowe urządzenia, a analiza otrzymanych
wyników pokazała że opracowany wzmacniacz fazoczuły spełnia wszystkie założenia
sformułowane w rozdziale piątym pracy. Jego parametry są porównywalne ze średniej klasy
sprzętem fabrycznym, przy zachowaniu kilkukrotnie niższej ceny. Koszt wytworzenia
zaprojektowanego przyrządu, szacowany na podstawie wartości elementów i czasu
potrzebnego na jego montaż, wynosi ok. 650zł-700zł. Suma ta jest znacznie niższa od ceny
jakiegokolwiek z dostępnych na rynku urządzeń typu Lock-In, dzięki czemu opracowana
konstrukcja może stanowić atrakcyjną alternatywę dla dostępnego komercyjnie sprzętu,
szczególnie w przypadku zastosowań amatorskich i półprofesjonalnych.
Strona 91
Dalszy rozwój projektu należałoby skierować w stronę optymalizacji pod kątem szumowym,
co z pewnością dałoby pozytywne rezultaty. Dzięki temu opracowany projekt, prócz
przydatnego przyrządu laboratoryjnego, stanowi także obiecującą bazę do dalszej pracy
badawczej.
Strona 92
9
Bibliografia
[1] http://rsi.aip.org/resource/1/rsinak/v12/i9/p444_s1?isAuthorized=no
[2] http://www.thinksrs.com/assets/instr/SR810830/SR810_FPlg.jpg
[3] http://www.thinksrs.com/downloads/PDFs/Manuals/SR810m.pdf
[4] http://www.thinksrs.com/assets/instr/SR810830/SR830_FPlg.jpg
[5] http://www.thinksrs.com/downloads/PDFs/Manuals/SR830m.pdf
[6] http://www.sunnytek.net/english/admin/Uploadfiles2/2009121115824512.jpg
[7] http://www.signalrecovery.com/download/190398-A-MNL-D.pdf
[8] http://www.scitecinstruments.pl/instruments/lockin_amplifier/pl/410-3_300.jpg
[9] http://www.scitec.uk.com/lockin_amplifier/410
[10] http://www.zhinst.com/uimg/products/hf2li/lock_in_amplifier_hf2li_zurich_instruments_
front_persp_618.jpg
[11] http://www.zhinst.com/products/hf2li
[12] „About Lock-In Amplifiers – Stanford Research Application Note#3”
http://www.thinksrs.com/downloads/PDFs/ApplicationNotes/AboutLIAs.pdf
[13] http://www.maximintegrated.com/en/products/amps/operational/precision-low-noise.cfm
[14] http://www.ti.com/lsds/ti/amplifiers-linear/operational-amplifier-op-amp-products.page
[15] „Analysis of the Sallen-Key Architecture”
http://www.ti.com/lit/an/sloa024b/sloa024b.pdf
[16] http://www.analog.com/en/analog-to-digital-converters/products/index.html
[17] http://para.maximintegrated.com/en/search.mvp?fam=prec_adc&tree=master
[18] http://www.ti.com/lsds/ti/data-converters/precision-adc-less-10msps-products.page
[19] http://www.linear.com/products/analog-to-digital_converters_(adc)
[20] http://www.ti.com/lit/gpn/ths4503
[21] http://www.ti.com/lit/gpn/ths4520
[22] http://www.ti.com/lit/gpn/ads1672
[23] http://www.ti.com/lit/gpn/ref5030
[24] http://www.altera.com/devices/fpga/cyclone-about/cyc-about.html
[25] http://www.xilinx.com/products/silicon-devices/fpga/
[26] R.Lyons „Wprowadzenie do cyfrowego przetwarzania sygnałów”, str 373 – 376.
[27] http://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS_FT245R.pdf
Strona 93
10 Załączniki
A. Mozaiki obwodów drukowanych:
Zał. 1. Mozaika ścieżek, płyta cyfrowa – strona górna.
Zał. 2. Mozaika ścieżek, płyta cyfrowa – strona dolna.
Strona 94
Zał. 3. Mozaika ścieżek, płyta analogowa – strona górna.
Zał. 4. Mozaika ścieżek, płyta analogowa – strona dolna.
Strona 95
B. Wykazy elementów
Płyta cyfrowa:
R16, R17, R18, R19 – 33R
R1, R2 – 100k
R20, R21 – 330R
Bead1 - koralik ferrytowy
C29, C30, C31, C32 – 1nF
C4, C5, C6, C7 – 1uF
C3 – 3.3nF
C10 – 4.7uF
C12, C56 – 10nF
C13, C14, C15, C16 – 10pF
C1, C45, C46, C47, C48 – 10uF
C2 – 22uF
C8, C9, C11, C17, C18, C19, C20, C21, C22, C23, C24, C25, C26, C27, C28, C33, C34, C35, C36, C37, C38,
C39, C40, C41, C42, C43, C44, C49, C50, C50, C52, C53, C54, C55 C57, C58, C69, C60 – 100nF
D1, D2 – BAT54C
D3, D4 – BAS70-04
D5, D6 – LED
J1, J2, J3, J4 - Gniazdo SMA, żeńskie
L1 – 2.2uH
P1 - Header 15X2
P2, P3, P15 - Header 6X2
P4 - Header 7X2
P5 - Header 9X2H
P6 - Header 16X2
P7 - Złącze ARK-3
P9, P11 - Header 5X2
P12 – USBminiA
P13, P14 - Header 2X2
P16, P19 - Header 3x1
Strona 96
P17, P18 - Header 4x1
R9 – 1K
R10, R13, R14, R15 – 10R
R3, R4, R5, R6, R7, R8, R11, R12 – 10k
U1 – TPS62142
U2 – MCP1700T2502ETT
U3 – MCP1700T1202EMB
U4 – FT245R
U5 – M25P16
U8 – EP3C16Q240C8N
Y1 – CFPS-73-20M
Płyta analogowa:
C22, C23 – 100uF
C18, C2, C15, C11, C13, C14, C58, C66 – 22uF
C12, C30, C31, C38, C57, C48, C49, C50, C51, C53, C55, C65 – 1uF
C58 – 22uF
C3 - 47nF
C9 – 33nF
C10 – 29nF
C16, C36, C37, C64 – 10nF
C25, C27, C35, C40, C46, C59, C60 – 10uF
C17, C21, C24, C26, C29, C32, C34, C39, C45, C67 – 100nF
C8 – 110nF
C33 – 750pF
D1, D2 – BAS70-04
D3, D4 – 1N4002
J1, J2 - Gniazdo SMA, żeńskie
P1 - Header 2X2
P2 - Header 6X2
P4 - Header 4
Strona 97
P5 - Header 3
Q1, Q2 – BF861C
Q3, Q4 – 2N7002
R1, R28, R30, R31 – 0R
R8 – 390R
R12, R38 – 1k
R34, R39 – 1M
R3, R4, R22, R23 – 100R
R6 – 810R
R22 – 7.5k
R11 -- 1.2k
R13 – 6.2kk
R9, R34, R40 – 10M
R42 – 24k
R41 – 75k
R3, R4, R16, R17 – 100R
R10, R15 – 220R
R18, R24, R19, R25 – 4.7k
R43, R44 – 68R
R2, R5, R7, R6, R26, R45, R14 -- 56R
REL1, REL2, REL3 – IM01
U1, U2 – OPA2211
U3 – REF5030
U4 – OPA211
U5 – ADS1672
U6 – THS4520
U7 – TPS71750
U8, U9 – TL431
U11 – TPS72301
Strona 98
C. Schematy blokowe programu:
Strona 99
Strona 100
Strona 101
D. Schematy elektryczne urządzenia
D.1. Analogowa płyta-nakładka:
Strona 102
Strona 103
Strona 104
Strona 105
Strona 106
D.2. Cyfrowa płyta główna
Strona 107
Strona 108
Strona 109
Strona 110
Strona 111
E. Płyta cyfrowa z nakładką
Strona 112

Piotr Ładnowski - Politechnika Warszawska

Transkrypt

Podobne dokumenty

Wzory rysunków Laserowe urządzenie będzie słuyło do

Rozwiązać podaną ramę (wykresy M Q N ) HB 30 3 20 20 C 20 3 x

zał.13-rys.nr.19-przykład oprawy lampy

Zielony dach o kącie nachylenia 17-40%

Grzałka indukcyjna - rabat, nowa cena - Auto

lokalizator czujek

przykładowe pytania

zał.13-rys.nr.20-przykład oprawy lampy