WPŁYW OBCIĘCIA SŁOWA AKUMULATORA FAZY ORAZ

ELEKTRYKA
Zeszyt 4 (216)
2010
Rok LVI
Grzegorz POPEK, Marian KAMPIK, Krzysztof MUSIOŁ
Instytut Metrologii i Automatyki Elektrotechnicznej, Politechnika Śląska w Gliwicach
WPŁYW OBCIĘCIA SŁOWA AKUMULATORA FAZY ORAZ
SKOŃCZONEJ ROZDZIELCZOŚCI PRZETWORNIKA C/A NA
WARTOŚĆ SKUTECZNĄ SYGNAŁU GENEROWANEGO PRZEZ
BEZPOŚREDNI SYNTEZER CZĘSTOTLIWOŚCI (DDS)
Streszczenie. W pracy przeanalizowano wpływ obcięcia słowa akumulatora fazy
oraz skończonej rozdzielczości przetwornika C/A na wartość skuteczną sygnału
generowanego przez bezpośredni syntezer częstotliwości (DDS). Zaproponowano model
matematyczny, pozwalający na wyznaczenie zakresu przestrajania układu DDS oraz
oszacowania jego parametrów, tzn. długości słowa akumulatora fazy, maksymalnego
obcięcia słowa akumulatora fazy, tak aby parametry te miały wpływ na wartość skuteczną
generowanego sygnału mniejszy od założonej wielkości.
Słowa kluczowe: DDS, bezpośredni syntezer częstotliwości, wartość skuteczna, metoda akumulacji
fazy
ROOT MEAN SQUARE VALUE OF THE SIGNAL GENERATED BY
DIRECT DIGITAL SYNTHESSER IN PRESENCE OF PHASE
ACCUMULATOR WORD TRUNCATION AND DAC FINITE
RESOLUTION
Summary. The paper presents influence of phase word truncation effect and finite
resolution of DAC on signal’s root mean square value, which is generated by Direct
Digital Synthesizer (DDS). Proposed mathematical model allows to set the frequency
range and parameters of DDS i.e. number of bits in phase word to achieve RMS error
smaller than some assumed value.
Keywords: DDS, direct digital synthesiser, root mean square, RMS
1. WPROWADZENIE
Bezpośredni cyfrowy syntezer sygnału DDS (ang. Direct Digital Synthesser) jest
urządzeniem, którego zadaniem jest generowanie sygnału sinusoidalnego schodkowego
o programowo zadanej częstotliwości. [1, 2, 4]. Na rys. 1 przedstawiono schemat blokowy
30
G. Popek, M. Kampik, K. Musioł
układu DDS. Jest on zbudowany z akumulatora fazy, konwertera faza-amplituda,
przetwornika cyfrowo-analogowego C/A oraz opcjonalnego filtru dolnoprzepustowego. Do
wejść układu dochodzą: sygnał zegarowy o częstotliwości fS, oraz A-bitowe słowo cyfrowe
nazywane inkrementem słowa akumulatora fazy Fr.
Rys. 1. Schemat blokowy układu bezpośredniego syntezera częstotliwości (DDS)
Fig. 1. Block diagram of the Direct Digital Synthesizer
Akumulator fazy można zamodelować układem sumatora z rejestrem fazy. Aktualna
wartość na wyjściu akumulatora fazy φ[n] jest sumą wartości inkrementu akumulatora fazy Fr
oraz poprzedniej wartości φ[n-1], przechowywanej w rejestrze fazy. Gdy wartość na wyjściu
akumulatora fazy jest większa od jego pojemności, tzn. większa od 2A, akumulator przepełnia
się. Można to opisać wzorem:
[n]  nFr
2A
,
(1)
w którym operacja <x>y oznacza operację reszty z dzielenia liczby x przez y (x modulo y),
natomiast n jest indeksem aktualnie generowanej próbki.
Sygnał cyfrowy z wyjścia akumulatora fazy jest podawany na wejście konwertera fazaamplituda, który zazwyczaj jest implementowany jako pamięć ROM, w której komórkach
znajdują się cyfrowe reprezentacje funkcji sinusoidalnej x[n] [5]. Wartość na wyjściu
przetwornika faza-amplituda może zostać zapisana jako:
  [n ] 
x[n]  sin  2π A  .
2 

(2)
Na rys. 2 przedstawiono przykładowy przebieg sygnału na wyjściu akumulatora fazy dla
trzybitowego akumulatora fazy A=3 oraz wartości inkrementu akumulatora fazy Fr=3.
W interwale czasu T1 akumulator fazy generuje na swoim wyjściu wartości: 0, 3, 6, po czym
przepełnia się, w interwale czasu T2 generuje wartości o indeksach 1, 4, 7 i po kolejnym
przepełnieniu w interwale czasu T3 generuje wartości 2, 5. Następnie cała sekwencja T1, T2, T3
powtarza się. Liczbę próbek, po której sygnał na wyjściu akumulatora fazy staje się
okresowy, nazywa się GRR (ang. Grand Repetition Rate) i wyznacza z zależności:
Wpływ obcięcia słowa akumulatora…
31
GRR 
2A
GCD( Fr ,2 A )
,
(3)
gdzie GCD(x,y) jest największym wspólnym dzielnikiem liczb x, y.
Okres sygnału na wyjściu akumulatora fazy (nazwany okresem numerycznym) można
zapisać jako:
TGRR  TS  GRR ,
(4)
gdzie Ts jest okresem sygnału taktującego układ DDS. W dalszej części pracy przyjęto
znormalizowaną wartość okresu Ts=1.
Rys. 2. Przebieg czasowy sygnału na wyjściu akumulatora fazy dla 3-bitowego akumulatora fazy A=3
oraz inkrementu akumulatora fazy równego Fr=3
Fig. 2. Signal at the output of 3-bit phase accumulator (A=3) for phase increment value Fr=3
Na rys. 3 przedstawiono przebieg na wyjściu przetwornika faza-amplituda uH(t), na
którego wejście podano sygnał przedstawiony na rys. 2. Użytkownik poprzez zmianę wartości
słowa inkrementu fazy zmienia częstotliwość sygnału wyjściowego u(t) fo, zgodnie
z zależnością [6]
f o  FAr f s ,
2
(5)
co odpowiada okresowi sinusoidy
TU 
2A
TS .
Fr
(6)
W pracy [7] wykazano, że różnica pomiędzy okresem TU a TGRR jest przyczyną fluktuacji
wartości skutecznej. Niniejszy artykuł jest próbą rozszerzenia modelu sygnału generowanego
przez układ DDS przestawionego w pracy [7] o efekt obcięcia słowa akumulatora fazy oraz
skończoną rozdzielczość przetwornika C/A.
32
G. Popek, M. Kampik, K. Musioł
Rys. 3. Przebieg czasowy sygnału na wyjściu przetwornika faza-amplituda dla 3-bitowego akumulatora fazy A=3oraz inkrementu akumulatora fazy równego Fr=3
Fig. 3. Signal at the output of DDS with 3-bit phase accumulator and phase increment value Fr=3
2. OBCIĘCIE SŁOWA AKUMULATORA FAZY
Obcięcie słowa akumulatora fazy polega na podaniu liczby P najbardziej znaczących
bitów z A-bitowego słowa generowanego przez akumulator fazy. Mówimy wtedy o obcięciu
liczby W-najmniej znaczących bitów słowa akumulatora fazy, przy czym W = A – P .
Sygnał na wyjściu przetwornika faza-amplituda, z uwzględnieniem obcięcia słowa
akumulatora fazy, można opisać wzorem [8]:
 2π  n  F  
x[n]  sin  P  W r   ,
2

 2


(7)
w którym a oznacza funkcję zaokrąglenia (entier) do najbliższej liczby całkowitej nie
większej od a.
Na rys. 4 przedstawiono syntezę sygnału sinusoidalnego, w którym jest wykorzystany
czterobitowy akumulator fazy (A=4) i w którym obcięto jeden najmniej znaczący bit W=1. Na
rys. 4 przyjęto, że wartość inkrementu akumulatora fazy jest równa Fr=1. Operacja obcięcia
najmniej znaczącego bitu sprawia, że jest możliwe zaadresowanie w pamięci ROM tylko
parzystych indeksów próbek, co skutkuje dwukrotnym zmniejszeniem pojemności pamięci
ROM w stosunku do pojemności akumulatora fazy. W ten sposób na wyjściu przetwornika
faza-amplituda powstaje sygnał schodkowy o kształcie zbliżonym do sinusoidalnego, który
w dziedzinie czasu może zostać zapisany jako:
u H (t )  sin
2π  Fr  t  

.
2 P  2W 
(8)
Wpływ obcięcia słowa akumulatora…
33
Rys. 4. Synteza sygnału sinusoidalnego dla 3-bitowego akumulatora fazy i Fr=3
Fig. 4. Direct digital synthesis of the sine wave (for 3-bit phase accumulator and phase increment Fr=3)
3. SKOŃCZONA ROZDZIELCZOŚĆ PRZETWORNIKA C/A
Na wejście przetwornika C/A musi zostać podana cyfrowa reprezentacja funkcji
sinusoidalnej DDDS[n], która jest liczbą całkowitą (w pamięci ROM jest przechowywana
wartość całkowita). Na wyjściu przetwornika C/A można uzyskać sygnał dany zależnością (8)
tylko i wyłącznie wtedy, gdy byłby rozpatrywany przetwornik C/A o nieskończonej
rozdzielczości. Dla przetwornika C/A o asymetrycznej charakterystyce [2, 3] postać cyfrową
sygnału sinusoidalnego DDDS[n] w bezpośrednim cyfrowym syntezerze sygnału można
zapisać wzorem:
1

DDDS n  2 B 1   2 B 1  1  xn    ,
2



(9)
gdzie B jest liczbą bitów słowa wyjściowego przetwornika C/A, określającą jego
rozdzielczość, a x[n] jest dane wzorem (7).
Zakodowany sygnał sinusoidalny jest podawany na wejście cyfrowe przetwornika C/A.
Wartość sygnału na wyjściu przetwornika można opisać wzorem:
 D n  
uDDS [n]  U REF 1  DDS
,
2 B 1 

(10)
gdzie UREF jest napięciem odniesienia przetwornika C/A. W dalszej części rozdziału przyjęto
UREF=1. Przy tym założeniu odtwarzany przebieg schodkowy zapisany w pamięci ROM jest
dany wzorem:

2 π  Fr  t  1 
DDDS (t )  2 B 1   2 B 1  1  sin P  W     ,
2  2  2



(11)
natomiast przebieg schodkowy na wyjściu przetwornika C/A może być obliczony
z zależności:
34
G. Popek, M. Kampik, K. Musioł

2 π  Fr  t  1 
2 B1   2 B1  1  sin P  W    
2  2
 2

u H, DDS (t )  1 
.
B 1
2


(12)
4. WARTOŚĆ SKUTECZNA SYGNAŁU NA WYJŚCIU UKŁADU DDS
Wartość skuteczną przebiegu na wyjściu układu DDS można wyznaczyć z zależności [7]:
1
U AH t1  
TU
t 1  TU
2
 uH, DDS t dt ,
(13)
t1
gdzie TU jest okresem wyznaczonym z zależności (6), natomiast t1 jest dowolną chwilą czasu
z przedziału
t1  0; GRR  Ts .
(14)
Podobnie jak w pracy [7] rozwiązanie całki w równaniu (13) może zostać opisane poprzez
zapis:
2


2 π  Fr  t   1  
 2 B 1   2 B 1  1  sin

 

2 P  2W  2  

2
u cH, DDS (t )   u H, DDS (t )dt  t  t   1 
 
2 B 1



 ,






2 π  Fr  n  1  1  
 2 B 1   2 B 1  1  sin
t

  2  


2 P  2W



  H(n  1)  1 

B 1
2
n0








(15)
2
w którym H(x) jest funkcją skoku jednostkowego. Wartość skuteczną (13) można wtedy
zapisać jako:
U AH t1  
u cH, DDS t1  TU   u cH, DDS t1 
TU
(16)
i porównać z wartością skuteczną „idealnego” sygnału sinusoidalnego schodkowego U, czyli
sygnału sinusoidalnego przechodzącego przez przetwornik o nieograniczonej rozdzielczości,
w którym okres numeryczny TGRR pokrywa się z okresem TU oraz nie występuje obcięcie
słowa akumulatora fazy (W=0 i P=A). Dla takiego sygnału zależność (16) można zapisać
jako:
Wpływ obcięcia słowa akumulatora…
35
2
 B 1
 2π

 2
 1  sin  A Fr  n  1 
B 1
t1   TU
1.
2
  1 2

U
H
(
n

1
)

B

1
B



2 2 1
2
n  t1  1






(17)
Przebieg błędu dla danej chwili t1 może zostać określony jako różnica:
U FL t1   U AH t1   U
(18)
i scharakteryzowany przez jego wartość międzyszczytową:
U FL, pp  Max U FL t1   Min U FL t1  .
(19)
Na rys. 5 przedstawiono wartość międzyszczytową fluktuacji UFL,pp w funkcji wartości
inkrementu akumulatora fazy Fr dla dwunastobitowego akumulatora fazy A=12,
z uwzględnieniem szesnastobitowego przetwornika C/A oraz obcięcia słowa akumulatora
fazy o jeden bit W=1 (rys. 5a) i dwa bity W=2 (rys. 5b).
a)
b)
Rys. 5. Wartość międzyszczytowa fluktuacji wartości skutecznej sygnału quasi-sinusoidalnego
w układzie DDS z 12-bitowym akumulatorem fazy, z uwzględnieniem zjawiska obcięcia
słowa akumulatora fazy dla W obciętych bitów: a) W=1, b) W=2; oraz z uwzględnieniem
ograniczonej rozdzielczości przetwornika C/A
Fig. 5. RMS value of signal generated by DDS with 12-bit phase accumulator in presence of phase
word truncation: a) W=1, b) W=2 and with finite-resolution DAC
5. PODSUMOWANIE
Przedstawiony model matematyczny sygnału na wyjściu układu bezpośredniego
syntezera częstotliwości umożliwia wyznaczenie wartości skutecznej tego sygnału. Na drodze
symulacji może zostać wyznaczony zakres przestrajania układu DDS oraz dobrana liczba W
36
G. Popek, M. Kampik, K. Musioł
bitów, o które można obciąć słowo akumulatora fazy tak, aby wartość międzyszczytowa
fluktuacji wartości skutecznej sygnału wyjściowego była mniejsza od założonej wartości.
Model ten może być wykorzystywany do projektowania układów DDS w aplikacjach
metrologicznych, w których krytycznym parametrem jest wartość skuteczna generowanego
sygnału.
BIBLIOGRAFIA
1. Vankka J.: Direct Digital Synthesizers: Theory and Applications, PhD thesis, Helsinki
University of Technology, Department of Electrical and Communications Engineering,
November 2000.
2. Popek G.: Cyfrowy oscylator harmoniczny przeznaczony dla wzorcowego źródła napięcia
przemiennego. Rozprawa doktorska, Politechnika Śląska, Wydział Elektryczny, Gliwice
2010.
3. Kampik M.: Cyfrowe źródła wzorcowego napięcia przemiennego o małej częstotliwości.
Wydawnictwo Politechniki Śląskiej, Gliwice 2009.
4. Rybski R.: Komparacja impedancji w układach z cyfrowymi źródłami napięć
sinusoidalnych. Monografie, Tom 7, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, 2007.
5. Vankka J.: Methods of mapping from phase to sine amplitude in Direct Digital Synthesis.
„IEEE Trans. Ultrasonics, Ferroelectrics and Freq. Control” 1997, March., Vol. 44, No. 2,
p. 526-534.
6. Technical Tutorial on Direct Digital Synthesis. Analog Devices Inc., 1999.
7. Popek G., Kampik M., Musioł K.: Fluktuacje wartości skutecznej sygnału sinusoidalnego
generowanego przez źródła wykorzystujące bezpośrednią syntezę częstotliwości (DDS).
„Automatyka Kontrola” 2010, nr 8, s. 836-839.
8. Bojdoł K., Kampik M.: Cyfrowy oscylator harmoniczny o zmniejszonym wpływie
obcięcia słowa akumulatora fazy na dokładność wytwarzanych próbek sinusoidy.
„Pomiary Automatyka i Kontrola” 2006, nr 7-8, s. 25-28.
Praca powstała w ramach projektu rozwojowego nr R01 0030 10, finansowanego przez
Narodowe Centrum Badań i Rozwoju.
Recenzent: Dr hab. inż. Ryszard Rybski, prof. Uniwersytetu Zielonogórskiego
Wpłynęło do Redakcji dnia 20 października 2010 r.
Wpływ obcięcia słowa akumulatora…
37
Abstract
Paper presents mathematical model of the signal generated by Direct Digital Synthesizers
(DDS) which are widely used in modern metrology. Model focuses on root mean square value
of that signal and allows to find the proper parameters of the DDS like: length of phase word,
maximum number of truncated bits or DAC resolution to achieve RMS error smaller than
some assumed value. Model allows also to set the frequency range (determined by phase
accumulator increment) of commercial DDSs where RMS error meets established
metrological requirements. Paper present mathematical model and simulation results obtained
in Mathematica program.