Informatyka 1 - Wydział Elektryczny

Transkrypt

Informatyka 1, studia niestacjonarne I stopnia
Rok akademicki 2009/2010, Wykład nr 7
dr inŜ. Jarosław Forenc
2/40
Plan wykładu nr 7
Informatyka 1
Architektura i organizacja systemu komputerowego
Struktura i funkcjonowanie komputera
Politechnika Białostocka - Wydział Elektryczny
procesor, rozkazy, przerwania
struktura połączeń, magistrala, DMA
systemy pamięci komputerowych
hierarchia pamięci, pamięć podręczna
Elektrotechnika, semestr II, studia niestacjonarne I stopnia
Rok akademicki 2009/2010
Wykład nr 7 (15.05.2010)
dr inż. Jarosław Forenc
3/40
Architektura i organizacja systemu komputerowego
Przedstawienie struktury i zasady działania komputerów jest
zagadnieniem dość skomplikowanym, gdyż:
istnieje ogromna różnorodność sprzętu komputerowego
(od komputerów masywnie równoległych do komputerów PC)
technika komputerowa rozwija się bardzo szybko, ciągle pojawiają
się nowe technologie, interfejsy, standardy
komputer jest systemem złożonym z bardzo dużej liczby elementów
Z powyższych powodów zazwyczaj przedstawia się hierarchiczną
strukturę systemu komputerowego
system hierarchiczny jest to układ wzajemnie powiązanych
podsystemów, z których każdy ma również strukturę hierarchiczną
na każdym poziomie określana jest struktura składników systemu
(sposób ich wzajemnego powiązania) oraz funkcje składników
systemu (działanie poszczególnych składników jako części struktury)
4/40
Architektura komputera a organizacja komputera
Architektura komputera
odnosi się do atrybutów systemu, które są widzialne dla programisty
i mają bezpośredni wpływ na logiczne wykonywanie programu
do atrybutów architektury należą m.in. lista rozkazów, liczba bitów
wykorzystywanych do prezentacji różnych typów danych,
mechanizmy wejścia/wyjścia, metody adresowania pamięci
Organizacja komputera
odnosi się do jednostek operacyjnych i ich połączeń, które stanowią
realizację specyfikacji typu architektury
atrybuty organizacyjne są to rozwiązania sprzętowe niewidzialne dla
programisty, np. sygnały sterujące, interfejsy między komputerem
a urządzeniami peryferyjnymi, wykorzystywana technologia pamięci
5/40
Funkcjonowanie komputera
przetwarzanie danych
przechowywanie danych
(krótkotrwałe lub długotrwałe)
przenoszenie danych
(pomiędzy komputerem
a światem zewnętrznym)
urządzenia peryferyjne
(proces wejścia-wyjścia)
duża odległość
(transmisja danych)
sterowanie
(powyższymi funkcjami)
Struktura procesora
6/40
Struktura komputera
Funkcje realizowane przez komputer:
7/40
Komputer składa się z czterech głównych składników:
procesor (jednostka centralna, CPU)
- steruje działaniem komputera
i realizuje funkcje przetwarzania danych
pamięć główna - przechowuje dane
wejście-wyjście - przenosi dane
między komputerem a jego
otoczeniem zewnętrznym
połączenia systemu - wszystkie
mechanizmy zapewniające komunikację
między jednostką centralną, pamięcią
główną a wejściem-wyjściem
Wszystkie powyższe składniki mogą występować w komputerze
pojedynczo lub w większej liczbie
8/40
Działanie komputera
Główne składniki strukturalne procesora to:
Podstawowe zadanie komputera to wykonywanie programu
jednostka sterująca - steruje działaniem
procesora i pośrednio całego komputera
Program składa się z rozkazów przechowywanych w pamięci
Rozkazy są przetwarzane w dwu krokach:
jednostka arytmetyczno-logiczna (ALU)
- realizuje funkcję przetwarzania danych
przez komputer
rejestry - realizują wewnętrzne
przechowywanie danych w procesorze
połączenia procesora - wszystkie
mechanizmy zapewniające komunikację
między jednostką sterującą, ALU
i rejestrami
Cykl pobierania (ang. fetch):
odczytanie rozkazu z pamięci
do śledzenia, który rozkaz ma
być pobrany służy rejestr zwany
licznikiem rozkazów (PC) lub
wskaźnikiem instrukcji (IP)
jeśli procesor nie otrzyma innego
polecenia, to powoduje
inkrementację licznika PC
po każdym pobraniu rozkazu
i wykonuje następny rozkaz
9/40
Podstawowe zadanie komputera to wykonywanie programu
Program składa się z rozkazów przechowywanych w pamięci
Rozkazy są przetwarzane w dwu krokach:
10/40
W celu przyspieszenia pracy systemu stosuje się tzw. wstępne
pobranie instrukcji (ang. prefetching)
Cykl wykonywania (ang. execution):
może zawierać kilka operacji,
jest zależny od natury rozkazu
pobrany rozkaz jest ładowany
do rejestru w procesorze
zwanego rejestrem rozkazu (IR)
rozkaz ma formę kodu binarnego
określającego działania, które ma
podjąć procesor
procesor interpretuje rozkaz
i przeprowadza wymagane działania
11/40
CP1
CW1
CP1
CW1
CP2
CP2
CW2
CW2
CP3
CW3
CP3
CW3
CP - cykl pobierania
CW - cykl wykonywania
prefeching
czas
Działania procesora można podzielić na cztery grupy:
przesłanie danych z procesora do pamięci lub odwrotnie
przesłanie danych z procesora do modułu we-wy lub odwrotnie
operacje arytmetyczne lub logiczne na danych
sterowanie (np. zmiana sekwencji wykonywania programu)
Wykonywanie rozkazów może zawierać kombinacje powyższych
działań
12/40
Graf stanów cyklu wykonania rozkazu ma następującą postać:
Graf stanów cyklu wykonania rozkazu ma następującą postać:
(3) - analiza rozkazu w celu określenia rodzaju operacji, która ma być
wykonana oraz w celu określenia argumentu (jednego lub kilku)
Mogą wystąpić sytuacje, w których jeden rozkaz może określać
operacje na wektorze liczb lub na szeregu znaków, co wymaga
powtarzania operacji pobrania i/lub przechowywania
(8) - zapisanie wyniku w pamięci lub skierowanie go do we/wy
Nie wszystkie stany z powyższego schematu muszą występować
13/40
Każdy rozkaz przechowywany jest w postaci binarnej, ma
określony format i używa określonego trybu adresowania
Format to sposób rozmieszczenia informacji w kodzie rozkazu
Rozkaz zawiera kod operacji (rodzaj wykonywanej operacji)
i argumenty (lub adresy argumentów) wykonywanych operacji
14/40
Wykonywanie kolejnych rozkazów przez procesor może być
przerwane poprzez wystąpienie tzw. przerwania
Można wyróżnić kilka klas przerwań:
Tryb adresowania jest to sposób określania miejsca
przechowywania argumentów rozkazu (operandów):
natychmiastowe - argument znajduje się w kodzie rozkazu
bezpośrednie - adres argumentu znajduje się w kodzie rozkazu
rejestrowe - argument znajduje się w rejestrze
pośrednie - adres argumentu znajduje się w rejestrze
15/40
Działanie komputera - przerwania
Aby dostosować się do przerwań do cyklu rozkazu jest dodawany
cykl przerwania:
Po sygnale przerwania procesor:
zawiesza wykonanie bieżącego
programu i zachowuje jego
kontekst
ustawia licznik programu na
początkowy adres programu
obsługi przerwania
wykonuje program obsługi
przerwania
wznawia wykonywanie
programu użytkowego
programowe - generowane po wystąpieniu błędu podczas
wykonania rozkazu (np. dzielenie przez zero)
zegarowe - generowane przez wewnętrzny zegar procesora
we-wy - generowane przez sterownik we-wy w celu
zasygnalizowania normalnego zakończenia operacji lub błędu
uszkodzenie sprzętu - generowane przez uszkodzenie,
np. defekt zasilania, błąd parzystości pamięci
Przerwania zostały zaimplementowane w celu poprawienia
efektywności przetwarzania - procesor może wykonywać inne
rozkazy, gdy jest realizowana operacja we-wy
Jak działa przerwanie?
16/40
17/40
Działanie komputera - przerwania wielokrotne
18/40
Działanie komputera - struktura połączeń
Podczas obsługi jednego przerwania może pojawić się sygnał
kolejnego przerwania
Struktura połączeń jest to zbiór ścieżek łączących podstawowe
moduły komputera, tj. procesor, pamięć i urządzenia we-wy
Problem przerwań wielokrotnych rozwiązywany jest na dwa
sposoby:
Pamięć:
uniemożliwienie innych przerwań,
jeśli jakiekolwiek inne przerwanie
jest przetwarzane
określenie priorytetów przerwań przerwanie o wyższym priorytecie
powoduje przerwanie programu
obsługi przerwania o niższym
priorytecie
19/40
pamięć składa się z określonej
liczby słów o jednakowej długości
słowa umieszczone są pod
konkretnymi adresami
słowo może być odczytane
z pamięci lub do niej zapisane
typ operacji określają sygnały
sterujące odczyt i zapis
20/40
Procesor:
Moduł wejścia-wyjścia:
Odczyt
odczytuje rozkazy i dane
wysyła dane po przetworzeniu
steruje pracą całego systemu
poprzez sygnały sterujące
otrzymuje sygnały przerwań
Rozkazy
Sygnały ster.
Dane
Procesor
Dane
Sygnały przerw.
istnieją dwie operacje:
zapis i odczyt
każdy z interfejsów z urządzeniem
zewnętrznym określany jest
portem i ma jednoznaczny adres
moduł może wysyłać sygnały
przerwań do procesora
Zapis
Adres
Dane wew.
Dane zew.
Dane wew.
Moduł
we/wy
Dane zew.
Sygnał przerw.
21/40
D
an
najczęściej procesor bezpośrednio
odczytuje dane z pamięci i zapisuje
oraz komunikuje się z urządzeniami we-wy
w pewnych przypadkach pożądane jest
umożliwienie bezpośredniej wymiany
danych między we-wy a pamięcią
podczas takiego przesyłania moduł we-wy
odczytuje lub zapisuje rozkazy w pamięci,
uwalniając proces od odpowiedzialności
za tę wymianę
e
D
an
e
powyższe operacje nazywane są
bezpośrednim dostępem do pamięci
(ang. DMA - Direct Memory Access)
22/40
Działanie komputera - magistrala
Struktura połączeń musi umożliwiać przesyłanie następujących
danych:
DMA - bezpośredni dostęp do pamięci:
23/40
Najczęściej stosowana struktura połączeń to magistrala
Magistrala jest wspólnym nośnikiem transmisji, do którego
dołączonych jest wiele urządzeń, a sygnały wysyłane przez jedno
z nich mogą być odbierane przez pozostałe urządzenia
Magistrala składa się z wielu linii komunikacyjnych, którym
przypisane jest określone znaczenie i określona funkcja
Fizycznie magistrala jest zbiorem równoległych połączeń
elektrycznych
System komputerowy zawiera pewną liczbę różnych magistrali
Magistrala łącząca główne zasoby komputera (procesor, pamięć,
wejście-wyjście) nazywana jest magistralą systemową
24/40
Linie dzielą się na trzy grupy: linie danych, adresów i sterowania
Linie danych:
Linie adresowe:
przenoszą dane między modułami systemu
wszystkie linie danych nazywane są szyną danych
liczba linii określa szerokość szyny danych (8, 16, 32, 64 bity)
służą do określania źródła i miejsca przeznaczenia danych
przesyłanych magistralą
liczba linii adresowych (szerokość szyny adresowej) określa
maksymalną możliwą pojemność pamięci systemu
25/40
26/40
W przypadku większej liczby urządzeń podłączonych do
magistrali znacząco spada jej wydajność
Rozwiązaniem tego
problemu są struktury
wielomagistralowe
o określonej hierarchii
Linie sterowania:
służą do sterowania dostępem do linii danych i linii adresowych
27/40
Działanie komputera - typy magistral
Działanie komputera - struktury wielomagistralowe
ISA (ang. Industry Standard Architecture)
Działanie komputera - typy magistral
PCI-Express (PCIe, PCI-E)
1981 rok
2004 rok
8-bitowa (XT) i 16-bitowa (AT) szyna danych
24-bitowa szyna adresowa
teoretyczna przepustowość: 8 MB/s (praktycznie: 1,6-1,8 MB/s)
magistrala lokalna typu szeregowego, łącząca dwa punkty
występuje w kilku wariantach: x1 (250 MB/s), x2 (500 MB/s),
x4 (1000 MB/s), x8 (2000 MB/s), x16 (4000 MB/s), x32
(8000 MB/s)
PCI (ang. Peripheral Component Interconnect)
Wersja
Rok
Szyna danych
Przepustowość
PCI 2.0
1993
32-bitowa
133 MB/s
PCI 2.1
1994
64-bitowa
155 MB/s
PCI 2.2
1999
64-bitowa
155 MB/s
PCI 3.0
2002
64-bitowa
155 MB/s
28/40
29/40
Systemy pamięci komputerowych
30/40
Ze względu na sposób dostępu do danych wyróżniamy:
dostęp sekwencyjny (pamięci taśmowe)
procesora (rejestry)
dostęp bezpośredni (pamięci dyskowe)
wewnętrzną (pamięć główna)
dostęp swobodny (pamięć główna)
zewnętrzną (pamięć pomocnicza - pamięci dyskowe i taśmowe)
dostęp skojarzeniowy (pamięć podręczna)
Parametry charakteryzujące pamięć:
Dostęp sekwencyjny:
pojemność - maksymalna liczba informacji jaką można
przechowywać w danej pamięci
jednostka danych to rekord
dostęp do rekordów jest możliwy w określonej sekwencji liniowej
czas dostępu - czas niezbędny do zrealizowania operacji
odczytu lub zapisu,
czas cyklu pamięci - czas dostępu plus dodatkowy czas, który musi
upłynąć zanim będzie mógł nastąpić kolejny dostęp
przejście z jednego rekordu do następnego następuje poprzez
przepuszczenie i odrzucenie rekordów pośrednich
czas dostępu do różnych rekordów może bardzo różnić się
szybkość przesyłania (transferu) - maksymalna liczba danych jakie
można odczytać z pamięci lub zapisać do pamięci w jednostce czasu
31/40
Dostęp bezpośredni:
32/40
Dostęp skojarzeniowy:
odczyt i zapis realizowany jest za pomocą tego samego mechanizmu
każda lokacja ma własny mechanizm adresowania
poszczególne bloki (rekordy) mają unikatowy adres oparty na
fizycznej lokacji
czas dostępu jest stały i niezależny od poprzednich operacji dostępu
słowa są wprowadzane na podstawie części swojej zawartości, a nie
na podstawie całego adresu
Ze względu na położenie pamięci w stosunku do komputera
wyróżniamy pamięć:
dostęp jest realizowany przez bezpośredni dostęp do najbliższego
otoczenia, po którym następuje sekwencyjne poszukiwanie, liczenie
lub oczekiwanie w celu osiągnięcia lokacji finalnej
Dostęp swobodny:
każda adresowalna lokacja w pamięci ma unikatowy fizycznie
wbudowany mechanizm adresowania
czas dostępu jest stały i niezależny od poprzednich operacji dostępu
33/40
Hierarchia pamięci
mniejszy czas dostępu - większy koszt na bit
większa pojemność - mniejszy koszt na bit
większa pojemność - dłuższy czas dostępu
34/40
RAM (Random Access Memory) - pamięć o dostępie swobodnym
odczyt i zapis następuje za pomocą sygnałów elektrycznych
pamięć ulotna - po odłączeniu zasilania dane są tracone
DRAM:
Rozpatrując hierarchię od góry
do dołu obserwujemy zjawiska:
malejący koszt na bit
rosnącą pojemność
rosnący czas dostępu
35/40
Półprzewodnikowa pamięć główna
ROM (ang. Read-Only Memory) - pamięć stała
pamięć o dostępie swobodnym przeznaczona tylko do odczytu
dane są zapisywane podczas procesu wytwarzania
pamięć nieulotna
PROM (ang. Programmable ROM) - programowalna pamięć ROM
pamięć nieulotna, może być zapisywana tylko jeden raz
zapis jest realizowany elektrycznie po wyprodukowaniu
przechowuje dane podobnie jak kondensator ładunek elektryczny
wymaga operacji odświeżania
jest mniejsza, gęściej upakowana i tańsza niż pamięć statyczna
stosowana jest do budowy głównej pamięci operacyjnej komputera
SRAM:
malejącą częstotliwość dostępu
do pamięci przez procesor
W systemach komputerowych nie stosuje się jednego typu
pamięci, ale hierarchię pamięci
Istnieją wzajemne zależności pomiędzy parametrami pamięci:
kosztem, pojemnością i czasem dostępu:
przechowuje dane za pomocą przerzutnikowych konfiguracji bramek
logicznych
nie wymaga operacji odświeżania
jest szybsza i droższa od pamięci dynamicznej
stosowana jest do budowy pamięci podręcznej
36/40
Inne typy pamięci:
EPROM - pamięć wielokrotnie programowalna, kasowanie następuje
przez naświetlanie promieniami UV
EEPROM - pamięć kasowana i programowana na drodze czysto
elektrycznej
Flash - rozwinięcie koncepcji pamięci EEPROM, możliwe kasowanie
i programowanie bez wymontowywania pamięci z urządzenia,
występuje w dwóch odmianach:
NOR (Flash BIOS)
NAND (pen drive, karty pamięci)
37/40
Pamięć podręczna
Zastosowanie pamięci podręcznej ma na celu przyspieszenie
dostępu procesora do pamięci głównej
W systemie komputerowym występuje względnie duża i wolniejsza
pamięć główna oraz mniejsza i szybsza pamięć podręczna
pamięć podręczna zawiera kopię części
zawartości pamięci głównej
przed odczytaniem słowa z pamięci
następuje sprawdzenie czy znajduje się
ono w pamięci podręcznej
jeśli tak, to jest przesyłane do procesora
jeśli nie, to blok pamięci głównej
(ustalona liczba słów) jest wczytywany
do pamięci podręcznej, a następnie słowo
jest przesyłane do procesora
Pamięć zewnętrzna
38/40
Pamięć podręczna
39/40
Do pamięci podręcznej jest przesyłany cały blok, gdyż ze względu
na tzw. zjawisko lokalności odniesień, istnieje duże
prawdopodobieństwo, że przyszłe odniesienia będą dotyczyły
innych słów w tym samym bloku
Koniec wykładu nr 7
Do pamięci zewnętrznych zaliczane są:
dyski twarde - HDD
pamięci optyczne - CD, DVD
magnetyczne pamięci taśmowe
Budowa dysku twardego:
nośnik danych
część mechaniczna
kontroler
Dziękuję za uwagę!
40/40

Informatyka 1 - Wydział Elektryczny

Transkrypt

Podobne dokumenty

NAZWISKO I IMIĘ

mgr inż. M. Kowalczyk UAN-KZ-7210/105/87 mgr inż. A. Kozłowska

1 strona - Ubyszów altana

Dzień Mechanika 2013

komputer PC Klawiatura komputera Klawiatura z joystickiem do

Rys 32.dwg - Zespół Szkół w Smolnicy

Poznań, 25 maja 2009 roku DOP – 013/66/2009 Zarządzenie nr 66

Chłopcy z IVe Mistrzem SP12 w Dwa Ognie

I MM-ZI, gr. 2 oraz gr. 4 GRAFIKA INŻYNIERSKA

Klasa: IVe Wychowawca: mgr inż Anna Kozłowska