Ćw. 7: Układy sekwencyjne

Ćw. 7: Układy sekwencyjne
Wstęp
Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi.
W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną następujące układy
sekwencyjne: rejestr, rejestr przesuwny oraz licznik. Celem ćwiczenia jest zapoznanie się z tymi
układami oraz samodzielne zaprojektowanie układu sekwencyjnego.
Przebieg ćwiczenia
a) Rejestr
Wykorzystując przerzutniki D można zbudować najprostszy rejestr służący do czasowego
przechowywania danych. Układ taki pełni rolę pamięci, jednakże ze względu na nadmierną
złożoność nie należy go traktować jako „cegiełkę” do budowy układów pamięci danych. Jako
pomięć służącą do przechowywania danych „na dużą skalę” (np.: pamięć komputerowa) produkuje
się specjalne układy pamięciowe o bardzo prostej strukturze komórki pamięciowej. Pozwala to na
uzyskanie bardzo dużych pojemności pamięci w jednym układzie scalonym.
Na rys. 1 przedstawiono schemat rejestru 4-bitowego zbudowanego na przerzutnikach D typu
zatrzask.
VCC 5V
U1
J1
Q1
SET
Key = 1
R5
Q
D
D1
500ohm
EN
R1
~Q
RESET
D_LATCH
500ohm
J2
U2
Q2
SET
Key = 2
R6
Q
D
D2
500ohm
EN
R2
~Q
RESET
D_LATCH
500ohm
J3
U3
Q3
SET
Key = 3
R7
Q
D
D3
500ohm
EN
R3
~Q
RESET
D_LATCH
500ohm
J4
U4
SET
Key = 4
500ohm
EN
R4
~Q
RESET
D_LATCH
J5
Key = E
R8
Q
D
D4
Q4
500ohm
E
R9
500ohm
Rys.1. Rejestr z przerzutnikami D latch
Pomiary
Zmieniając wejściowe stany logiczne za pomocą przełączników zaobserwować
zachowanie się diod świecących na wejściach i wyjściach przerzutnika. Zwrócić uwagę
na moment zmiany stanów wyjściowych.
1
Opracowanie wyników
Sformułować zasadę opisującą pracę rejestru. Podać warunek zmiany stanów
wyjściowych. Jakie tryby pracy można wyróżnić dla tego rejestru?
b) Rejestr scalony typu flip-flop
Przykładem rejestru zbudowanego z przerzutnikami D flip-flop może być układ scalony 74LS374
wykonany w technologii TTL. Jest on zbudowany z ośmiu przerzutników D-ff. Zatem ma osiem
wejść i wyjść, a wejścia zegarowe przerzutników są połączone razem. Schemat do obserwacji pracy
tego układu przedstawiono na rysunku 2. Można dla zaobserwowania zasady działania wykorzystać
poprzedni układ i zaobserwować stany logiczne tylko na czterech wejściach i wyjściach.
VCC
5V
J1
Key = 1
R1
R9
J2
D1
Key = 2
500ohm
Q1
R2
100ohm
R10
J3
D2
Key = 3
J4
D3
D4
U1
500ohm
Q3
3
500ohm
R5
D5
500ohm
4
1D
1Q
7
2D
2Q
8
3D
3Q
13
4D
4Q
14
5D
5Q
17
6D
6Q
18
7D
7Q
1
8D
8Q
11
~OC
R6
J7
500ohm
LED2
Key = 7
J8
5
R12
6
9
Q4
15
R13
16
19
Q5
100ohm
R15
CLK
Q6
100ohm
R16
Q7
500ohm
100ohm
12
100ohm
R17
R7
LED1
100ohm
2
74LS374N
Key = 6
100ohm
R11
R4
Key = 5
J6
Q2
R3
Key = 4
J5
500ohm
VCC 5V
Q8
J9
100ohm
E
R14
Key = 8
R8
Key = E
LED3
500ohm
500ohm
Rys.2. Rejestr 74LS374 (D flip-flop)
Pomiary
Należy wybrać układ 74LS374N z biblioteki TTL.
Zmieniając wejściowe stany logiczne za pomocą przełączników zaobserwować
zachowanie się diod świecących na wejściach i wyjściach rejestru. Zwrócić uwagę na
moment zmiany stanów wyjściowych.
Opracowanie wyników
Sformułować zasadę opisującą pracę rejestru. Podać warunek zmiany stanów
wyjściowych. Jakie tryby pracy można wyróżnić dla tego rejestru?
Jakie są różnice w porównaniu z rejestrem typu zatrzask?
2
c) Rejestr przesuwny
Poprzez odpowiednie połączenie przerzutników można uzyskać rejestr, który będzie „przesuwał”
informację wprowadzoną na wejście. Układ taki zwykle ma jedno wejście i kilka wyjść. Mówi się
wtedy, że zamienia informację szeregową na równoległą. Stosując kilka bramek można uzupełnić
taki rejestr o wejścia równoległe. Uniwersalne rejestry produkowane jako układy scalone pozwalają
na zamianę informacji szeregowej na równoległą, bądź odwrotnie, można też zmieniać kierunek
przesuwania informacji. Przykładem może być układ 74LS194.
Na rysunku 3 przedstawiono 4-bitowy jednokierunkowy rejestr przesuwny z jednym wejściem i
czterema wyjściami zbudowany z przerzutników D flip-flop.
VCC 5V
J1
QA
U1
R5
Key = A
A
D
Q
500ohm
~Q
D_FF
R1
500ohm
QB
U2
R6
D
Q
500ohm
~Q
D_FF
QC
U3
R7
J5
D
Q
500ohm
Key = E
~Q
E
D_FF
QD
U4
R8
R9
500ohm
D
Q
500ohm
~Q
D_FF
Rys.3. Czterobitowy rejestr przesuwny z przerzutnikami D flip-flop
Pomiary
Zmieniając wejściowe stany logiczne za pomocą przełączników zaobserwować
zachowanie się diod świecących na wejściu i wyjściach rejestru. Zwrócić uwagę na
moment i sposób przepisywania informacji na kolejne wyjścia.
Opracowanie wyników
Sformułować zasadę opisującą pracę rejestru przesuwnego.
Jak należy zmodyfikować podany schemat, aby rejestr przesuwał informację
w przeciwnym kierunku?
d) Licznik 4-bitowy z przerzutnikami T flip-flop
Układy, które zliczają liczbę impulsów wejściowych nazywane są licznikami. Na rysunku 4
przedstawiono 4-bitowy licznik zbudowany w oparciu o przerzutniki T flip-flop. Wejściem licznika
jest wejście zegarowe pierwszego przerzutnika (przełącznik J1 – klawisz C), a wyjściami są wyjścia
zanegowane przerzutników. Liczba zliczonych impulsów jest reprezentowana binarnie, przy czym
najmłodszy bit to wyjście QA. Licznik dodatkowo wyposażono w wejście zerujące (przełącznik J2
– klawisz R)
3
VCC 5V
U1
VCC 5V
U2
SET
J1
Q
T
Q
T
~Q
RESET
T_FF
SET
Q
T
~Q
RESET
U4
SET
Q
T
~Q
C
Key = C
U3
SET
~Q
RESET
T_FF
RESET
T_FF
T_FF
R1
500ohm
QA
J2
QB
QC
QD
R5
R6
R7
R8
500ohm
500ohm
500ohm
500ohm
LED1
Key = R
R2
RL – Reset licznika
500ohm
Rys.4. Czterobitowy licznik z przerzutnikami T
Pomiary
Zmieniając kilkanaście razy stan logiczny za pomocą przełącznika J1 zaobserwować
zachowanie się diod świecących na wyjściach licznika. Zwrócić uwagę na moment
zmiany stanów wyjściowych.
Sprawdzić wpływ stanu logicznego na wejściu RL (Reset Licznika – przeł. J2) na pracę
licznika.
Opracowanie wyników
Zamieścić w sprawozdaniu tabelę stanów wyjściowych dla kolejnych impulsów
wejściowych (uzyskanych przez przełączanie J1).
Omówić znaczenie wejścia RL i jego wpływ na pracę licznika.
e) Licznik scalony 74LS93 i jego zastosowanie
Układ scalony 74LS93 (technologia TTL) jest zbudowany z 4 przerzutników JK oraz bramki
NAND 2-wej (rys.8). Przerzutniki są tak połączone, że tworzą dwa liczniki. Jeden modulo 2 a drugi
modulo 8. Układ posiada dwa wejścia zerujące, które przez bramkę NAND służą do kasowania
licznika, lub do skrócenia cyklu liczenia.
Schemat licznika modulo 9 przedstawiono na rys. 5. Przełącznik J1 służy do generowania
Com
U6
SEVEN_SEG_COM_K
VCC 5V
VCC 5V
J1
A B CDE F G
Key = C
Clk
U3
U1
14
1
A
QA
2
B
QB
3
R0(1) QC
R0(2) QD
R5
12
7
9
1
A
OA
8
2
B
OB
11
6
C
OC
D
OD
74LS93N
500ohm
3
OE
5
LT OF
4
RBI OG
13
12
11
10
9
15
14
BI/RBO
R4
R3
R2
R1
100ohm
100ohm
100ohm
100ohm
QD
QC
QB
74LS47N
QA
Rys.5. Licznik modulo 9 z układem 74LS93
4
zliczanych impulsów. Wyjścia QA ...QD reprezentują liczbę zliczonych impulsów w kodzie
binarnym, przy czym QA to najmłodszy bit. Dodatkowo zastosowano scalony dekoder kodu BCD
na 7-segmentowy (74LS47).
Pomiary
Zaobserwować działanie układu.
Opracowanie wyników
Stosowne wnioski zamieścić w sprawozdaniu.
Powyższy licznik ma pewną wadę. Po włączeniu zasilania na jego wyjściach mogą ustawić się
przypadkowe stany logiczne i liczenie nie zawsze rozpoczyna się od zera. Aby temu zaradzić trzeba
wprowadzić dodatkowy przełącznik zerujący. To wymaga zastosowania dwóch dodatkowych
bramek. Schemat takiego układu przedstawiono na rysunku 6. Bramka AND2 (U3) oraz OR2 (U4)
wraz z przełącznikiem J2 zapewniają możliwość zerowania licznika. Zastosowanie generatora
ułatwi obserwację pracy licznika. W związku z tym zastosowano bramkę AND2 (U5). Teraz
zliczane impulsy są wytwarzane przez generator. Zmieniła się rola przełącznika J1. Służy on teraz
do zatrzymani liczenia.
Com
XFG1
U6
SEVEN_SEG_COM_K
VCC 5V
VCC 5V
A B CDE F G
J1
U5
Key = S
AND2
R5
500ohm
Clk
U2
U1
14
1
A
QA
2
B
QB
R0(1) QC
3
R0(2) QD
12
7
9
1
A
OA
8
2
B
OB
11
6
C
OC
D
OD
74LS93N
U4
J2
OR2
U3
3
OE
5
LT OF
4
RBI OG
13
12
11
10
9
15
14
BI/RBO
74LS47N
Key = R
R6
500ohm
Reset
AND2
R4
R3
R2
R1
100ohm
100ohm
100ohm
100ohm
QD
QC
QB
QA
Rys.6. Licznik modulo 9 z możliwością zerowania i zatrzymania liczenia
Pomiary
Generator ustawić w tryb generowania przebiegu prostokątnego, częstotliwość 1Hz (lub
inna pozwalająca na wygodną obserwację pracy licznika), amplituda 2,5V, offset 2,5V.
Zaobserwować działanie układu. W szczególności działanie przełączników kasowania i
zatrzymywania pracy licznika.
Opracowanie wyników
Stosowne wnioski zamieścić w sprawozdaniu.
5
Z A D A N IE P R O J E K T O W E
Zaprojektować stoper zliczający od zera do 60 sekund według poniższego schematu blokowego
(rys. 7)
7
dekoder
BCD/7seg
7
dekoder
BCD/7seg
4
Generator
1Hz
Licznik
modulo 10
+
start/stop
4
Licznik
modulo 6
+
zerowanie
Rys.7. Schemat blokowy stopera
Układ scalony 74LS93 składa się z dwóch liczników: modulo 2 (we. CKA) i
modulo 8 (we. CKB), rys.13. Ma dwa wejścia zerujące podłączone do przerzutników
JK przez bramkę NAND 2-wejściową (we. R0(1) i R0(2)).
Licznik modulo n to licznik posiadający n stanów pracy (liczb wyjściowych).
Zatem licznik taki liczy od zera do n-1.
Skrócenie cykli liczenia licznika polega na tym, że po osiągnięciu pewnego stanu
wyjściowego następuje zerowanie licznika. Należy przy pomocy bramek wykryć ten
stan wyjściowy i odpowiedni sygnał zerujący podać na wejścia zerujące
przerzutników (licznika).
Bramkowanie zegara (przebiegu zegarowego) polega na tym, że za pomocą
bramki dwuwejściowej następuje blokowanie sygnały zegarowego. W stanie
blokowania na wyjściu bramki jest określony stan logiczny (1 lub 0), a w stanie
przepuszczania na wyjściu jest przebieg zegarowy. Do jednego z wejść bramki
doprowadza się sygnał zegarowy, a do drugiego sygnał sterujący.
Rys.8. Schemat układu licznika
74LS93
6