Wykład 6

Lecture 6
Pamięci RAM
Przepływ danych
Świat zewnętrzny
w urządzeniach cyfrowych
Dane
wejściowe
Transmisja
danych
Sensory
Porty
komunikacyjne
Dane
wyjściowe
Wyświetlacze
Monitory
Przetwarzanie
danych
Przechowywanied
anych
Układy
logiczne
Magistrale
uP, uC
Pamięć
Porty We/Wy
masowa
Pamięć
lokalna
(podręczna)
Pamięć o dostępie
swobodnym
(DRAM, MRAM)
Nośniki:
¾ Magnetyczne
(HDD)
¾ Optyczne
(CD, DVD)
Pamięci
„ DRAM (Dynamic Random Access memory)
„ SRAM (Static Random Access memory)
„ FLASH (Static Random Access memory)
„ FRAM (Ferroelectric Random Access Memory)
„ PFRAM (Polymer Ferroelectric Random Access Memory)
„ OUM (Ovonic Unified Memory)
„ MRAM (Magnetoresistive Random Access Memory)
o
Kategorie pamięci
pamięci oparte
na architekturze matrycowej
RAM
DANE
ULOTNE
- SRAM
- DRAM
ROM
DANE
NIEULOTNE
- FeRAM
- MRAM
REPROGRAMOWALNE
- EPROM
- EEPROM
- FLASH
JEDNOKROTNIE
PROGRAMOWALNE
- PROM
Pamięc SRAM
Komórka pamięci
Elementami pamięci SRAM są
przerzutniki
Cechy pamięci SRAM:
z duża szybkość pracy
z duży pobór mocy
z brak potrzeby
odświeżania
z Typowe zastosowania –
pamieć podręczna
Pamięć SRAM
In SRAM memory a form of flip-flop holds each bit of memory. A flip-flop
for a memory cell takes six transistors, but never has to be refreshed. Static
RAM is a type of RAM that holds its data without external refresh, for as long
as power is supplied to the circuit. This makes static RAM significantly faster
than dynamic RAM.
In contrast, SRAMs have the following weaknesses, compared to DRAMs:
•Cost: SRAM is, byte for byte, several times more expensive than
DRAM.
•Size: SRAMs take up much more space than DRAMs (which is part of
why the cost is higher).
Pamięc DRAM
Komórka pamięci
Podstawowymi elementami
pamięci DRAM są pojemności
pasożytnicze
Cechy pamięci DRAM:
zduża pojemność
zmały pobór mocy
zwymaga odświeżania
zdostęp ograniczony w
momencie odświeżania
z Typowe zastosowania –
pamięć operacyjna
Ewolucja pamięci DRAM: FPM, EDO,BEDO,SDRAM,SLDRAM,DRDRAM, DRAM,DDR,EDRAM
Pamięc DRAM
The capacitor, when energized, holds an electrical charge if the bit contains a
"1" or no charge if it contains a "0".
The capacitor holds a charge for a short period of time – refresh circuit is
needed: to read the contents of every cell and refresh them with a fresh
"charge" before the contents fade away and are lost.
Pamięc DRAM
Rozwój modułów pamięci używanych w komputerach PC
SIMM EDO
SDRAM
RDRAM (Rambus DRAM)
DDR1
DDR2
Pamięc FLASH
Rok 1988 Flash 256 kilobajtów NOR FLASH
Rok 1989 NAND FLASH - TOSHIBA
Pamięc FLASH
Floating gate technology
To program the device, high voltage is generated on the control gate to accelerate the
electrons (N-channel device) toward the source (see item 2 in figure). As a result, the
electrons gain sufficient kinetic energy to penetrate the insulating layer and are
trapped in the polysilicon material (see item 3).
Pamięc FLASH
Pamięc FLASH
podanie odpowiednio wysokiego napięcia (10..18 V) na bramkę
sterującą oraz dren - zapis danych w komórce pamięci (wpisanie „0”)
Pamięc FLASH
Zasada działania
Pamięc FLASH
Der Flash-Speicher speichert seine Informationen auf dem Floating-Gate. Bei einem
Löschzyklus durchtunneln die Elektronen die Oxidschicht. Dafür sind hohe Spannungen
erforderlich. Dadurch wird bei jedem Löschvorgang die Oxidschicht, die das FloatingGate umgibt ein klein wenig beschädigt (Degeneration).
Pamięc FLASH
Przykłady pamięci
FRAM (Ferroelectric RAM)
Zasada działania komórki pamięci
When an electric field is applied to a ferroelectric crystal, the central atom moves
in the direction of the field. As the atom moves within the crystal, it passes
through an energy barrier, causing a charge spike. Internal circuits sense the
charge spike and set the memory. If the electric field is removed from the crystal,
the central atom stays in position, preserving the state of the memory. Therefore,
the FRAM memory needs no periodic refresh and when power fails, FRAM
memory retains its data. It's fast, and doesn't wear out!
FRAM (Ferroelectric RAM)
z
Trwałość 1016 zapisów
z
Każdej komórce pamięci odpowiada jeden tranzystor sterujący.
z
Odczyt destruktywny ( atom pochłania dawkę energii)
W pamięciach FRAM nośnikiem informacji są w nich kryształy specjalnie
dobranej substancji - PZT (tlenki ołowiu, cyrkonu i tytanu - PbO, ZrO2, TiO2) lub
SBT (tlenki strontu, bizmutu, tanatalu domieszkowane niobem – SrBi2Ta2O9)
zawierające wewnątrz siatki krystalicznej atomy o dwóch stabilnych pozycjach.
FRAM
Układ warstwowy pamięci FRAM
FRAM memory technology is compatible with industry standard CMOS
manufacturing processes. The ferroelectric thin film is placed over CMOS base layers
and sandwiched between two electrodes. Metal interconnect and passivation complete
the process.
FRAM
Macierz FRAM z logiką sterującą
2C/2T – older architecture
1C/1T – eliminated the need for an internal reference capacitor within
every cell in the ferroelectric memory array (like a DRAM )
FRAM
Macierz FRAM z logiką sterującą
FRAM
Karta katalogowa pamięci FRAM 4Mbit firmy RAMTRON
Powyższe zalety pamięci FRAM powodują wypieranie pamięci
EEPROM (Electrically Erasable Programmable Read Only Memory)
FRAM
RAM memory has several advantages over products that use floating
gate storage technology such as EEPROM or Flash.
The programming process for floating gate technology takes several
milliseconds, which is an inordinately long time for highperformance applications. FRAM can write in billionths of a second,
compared to millionths of a second with floating gate technologies.
The programming process is also destructive to the insulating layer.
As a result EEPROM and Flash devices have a limited write
endurance of typically 100,000 to 1,000,000 writes compared to
1,000,000,000,000 or more for FRAM.
Any finally, high voltages are required to program floating gate
technologies whereas FRAM can operate with a relatively low 3-volt
power supply.
PFRAM (Polymer Ferroelectric RAM)
Łańcuch polimeru PFRAM
Zapis odbywa się przez zmianę
polaryzacji dipola po przyłożeniu
napięcia do tworzących macierz
adresową elektrod umieszczonych
po
obu
stronach
warstwy
pamięciowej.
Warstwowa budowa pamięci PFRAM
Cechy PFRAM
Za adresowanie, zapis i odczyt odpowiada macierz elektrod (nie ma
tranzystorów)
z Pamięć jest nieulotna
z Cała elektronika sterująca może być umieszczona poza elementami
pamięciowymi, warstwy polimeru i elektrody można też nanieść na
układ sterujący wykonany w technologii CMOS
z Pamięc o strukturze trójwymiarowej (możliwość nakładania jedna
na drugą rozdzielonych cienkim izolatorem kolejnych warstw nośnika
wraz z elektrodami)
z Wg twórców technologii, pamięć o wielkości karty kredytowej
mogłaby pomieścić nawet 250 000 TB
z Nośnik
polimerowy odznacza się znakomitą trwałością i
odpornością na temperatury od -40 do 110 stopni Celsjusza
z Niezwykle tania produkcja
z
Operation
Cechy PFRAM
Organo-fluoride polymer chains with dipole moment are polarized
to high / low resistive state
z Cross point cell
z Multi layers of can be stacked atop standard CMOS
z
Attributes
Non-Volatile
z Very High Density
z High internal voltage
z Direct byte read and write ~ 50 usec
z
Issues
Destructive Read
z Limited read and write endurance
z Max Storage temperature < 130 oC
z
OUM (OUM - Ovonic Unified Memory)
Technologia rozwijana głównie przez firmę INTEL
Zasada działania zbliżona do sposobu zapisu na płytach CD/DVD
Zmiana stanu z krystalicznego na amorficzny dokonywana jest przez
doprowadzenie energii elektrycznej.
Konkurencja dla pamięci Flash – 10 trylionów cykli zapisów, czasy dostępu
- dziesiątki nanosekund
Niska cena
z
OUM
Budowa komórki OUM
Przejście fazowe w nośniku
OUM
Nośnikiem informacji jest stop (Ge, Sb, Te - german, antymon, tellur),
kodowanie bitów polega na zmianie fazy punktów nośnika z krystalicznej
(logiczna jedynka) na amorficzną (logiczne zero) i odwrotnie.
z
OUM
Zmiana fazy podczas zapisu wymuszana jest przez podgrzanie
impulsem prądu. O zapisanej wartości decyduje wysokość napięcia i
czas trwania impulsu.
z
Odczyt wartości odbywa się przez pomiar oporności
Do sterowania komórkami pamięci służy macierz tranzystorów
MOS (po jednym na komórkę), umieszczone w strukturze będącej
podkładem nośnika.
z
z
Czas zapisu komórki ok. 100ns
OUM odznacza się też bardzo wysoką trwałością - wytrzymuje 1013
zapisów, zaś dane zachowywane są przez ponad 10 lat
z
Prosty proces produkcyjny - konwencjonalny proces CMOS
zakończony dodaniem cienkowarstwowego nośnika
zCzym się rozni od pamieci dysku optycznego?
z
Podstawowe zalety MRAM
DRAM
SRAM
FLASH
FeRAM
MRAM
Szybkość zapisu
Duża
Duża
Mała
Średnia
Duża
Szybkość odczytu
Duża
Duża
Duża
Średnia
Duża
Gęstość upakowania
Duża
Mała
Duża
Średnia
Duża
Wysoka
Wysoka
Niska
Niska
Wysoka
Duży
Niski
Niski
Niski
Niski
Konieczność odświeżania
Tak
Nie
Nie
Nie
Nie
Nieulotność
Nie
Nie
Tak
Częściowa
Tak
Trudna
Dobra
Dobra
Średnia
Dobra
Częstotliwość taktowania
Pobór energii
Skalowalność
¾ szybkość SRAMu
¾ gęstość upakowania DRAMu
¾ nieulotność FLASH
+
9 Niskie koszty produkcji
9 Bardzo niska „konsumpcja”
energii
9 Brak „wąskiego gardła”
w przesyłaniu danych
Od fizyki do spintroniki
Odkrycia w dziedzinie fizyki:
¾ Efekt magnetorezystancyjny
– koniec XIX wieku
¾ Anisotropic MR (AMR) – lata 1980
M
θ
M
M
I
I
I
Od fizyki do spintroniki
Odkrycia w dziedzinie fizyki:
¾ Efekt magnetorezystancyjny
– koniec XIX wieku
¾ Anisotropic MR (AMR) – lata 1980
¾ Giant MR (GMR) – lata 1980-95
Od fizyki do spintroniki
Odkrycia w dziedzinie fizyki:
¾ Efekt magnetorezystancyjny
I
– koniec XIX wieku
¾ Anisotropic MR (AMR) – lata 1980
¾ Giant MR (GMR) – lata 1980-95
¾ Tunneling MR (TMR) – rok 1995
R - duże
I
R - małe
MAGNETOELEKTRONIKA
SPINTRONIKA
Przechowywanie bitu
Programowanie :
¾ DRAM: przeładowanie pojemności
¾ Flash, EEPROM: pływająca bramka
¾ FeRAM: przeładowanie kondensatora
ferroelektrycznego
Przechowywanie bitu
MRAM: zmiana orientacji magnetycznej
TMR [%]
„1”
„0”
Natężenie pola magnetycznego [Oe]
Miękki
ferromagnetyk
Izolator
Twardy
ferromagnetyk
Implementacja
komórki 1MTJ/1T
Warstwa „swobodna”
Bariera tunelowa
Warstwa „zamocowana”
Antyferromagnetyk
AF
Podłoże
B
H clad
I
= = 2 H clad
w
H unclad =
I
2⋅ w
Zapis
Li
ni
a
za
pi
s
u
I
sł
ZS
ow
a
IZB
TMR [%]
Linia bitu
Tranzystor
wyłączony
Linia odczytu
słowa
Natężenie pola
magnetycznego [Oe]
Odczyt
Linia bitu
Iwy
za
pi
s
u
sł
ow
a
IO
Li
ni
a
V
Tranzystor
włączony
VG
Linia odczytu
słowa
Iwy = IO – (V / RMTJ)
Nieustanne badania
i udoskonalenia
Wprowadzanie innych struktur komórek pamięci
Modyfikacje komórki MTJ i warstwy tunelowej
TMR zależy od:
¾ Grubości warstwy tunelowej
¾ Rodzaju materiału
w barierze tunelowej
Al2O3
MgO
Górna
elektrodav
Atomy
warstwy
izolatora
Rozproszenie
Dolna
elektroda
Bez rozproszenia
RA [kOhm/um2]
¾Temperatury
240%
157%
Fe/MgO/Fe
TMgo = 2.3nm
Natężenie pola magntycznego [Oe]
Nieustanne badania
i udoskonalenia
Wprowadzanie innych struktur komórek pamięci
Modyfikacje warstwy tunelowej
Udoskonalanie technologii pod kątem masowej produkcji
AIST
(Advanced Industrial Since and Technology)
– wrzesień 2004r
Górna elektroda
MgO
Dolna elektroda
Al2O3
975%
9200mV
9do 128Mbit
Antyferromagnetyk
9 TMR = 230% (Temp. pok.)
9 Vout = 370mV
9 Pojemność ~1GBit
Podłoże krzemowe
Architektura 4Mb MRAM
Prototypy i ich parametry
9 Motorola semiconductors – 2003/2004
9 Infineon, IBM – czerwiec 2004r
¾Pojemność: 16MB
¾Czas dostępu: 10-15ns
Pojemność
Taktowanie
Komórka
Czas dostępu
Czas zapisu
Przechowywani
e
Kierunki rozwoju pamięci
Masowa produkcja
MRAM (MgO)
RRAM
(CMR)
FREESCALE MR2A16A 4 Mbit MRAM
FREESCALE MR2A16A_4_Mbit_MRAM
Pamięci - podsumowanie