Rodzaje pamięci stosowanych w sprzęcie elektronicznym – cz.1

Rodzaje pamięci stosowanych w sprzęcie elektronicznym – cz.1

Rodzaje pamiêci stosowanych w sprzêcie elektronicznym
Rodzaje pamiêci stosowanych w sprzêcie elektronicznym – cz.1
Andrzej Brzozowski
Pamiêci stosowane w sprzêcie elektronicznym, a tak¿e w
sprzêcie wykorzystujacym elektroniczne uk³ady steruj¹ce jego
prac¹ maj¹ bardzo istotne znaczenie dla jego dzia³ania. Zdolnoœæ pamiêci do przeniesienia du¿ej iloœci danych w wymaganym czasie ma podstawowe znaczenie dla pracy systemów steruj¹cych i zarz¹dzaj¹cych. Prawid³owy dobór pamiêci pozwala na prawid³ow¹ pracê ca³ego urz¹dzenia.
Artyku³ zawiera wprowadzenie do technologii pamiêci sta³ych i wyjaœnienie zasady ich dzia³ania.
Klasyfikacja pamiêci komputerowych
Mikroprocesory wykorzystuj¹ pamiêci do zapamiêtywania
danych i programu. Pamiêci mog¹ byæ sklasyfikowane jako
dwie podstawowe grupy:
• pamiêci ulotne,
• pamiêci nieulotne.
Pamiêci ulotne trac¹ swoj¹ zawartoœæ po wy³¹czeniu napiêcia zasilaj¹cego.
Pamiêci nieulotne nie trac¹ zawartoœci nawet wtedy, gdy
nie s¹ zasilane. Mog¹ byæ stosowane do przechowywania na
przyk³ad danych bootsektora komputera. W momencie w³¹czenia komputera mikroprocesor inicjuje swoj¹ pracê korzystaj¹c z danych zapisanych w pamiêci nieulotnej.
Na rysunku 1 przedstawiono ogóln¹ budowê pamiêci.
Pamiêæ sk³ada siê z tablicy N×M, uk³adów detekcji adresu,
uk³adów wejœcia / wyjœcia, uk³adów kontroli.
Tablica pamiêci ma zwykle wymiar prostok¹tny. Dla przyk³adu pamiêæ o pojemnoœci 131072×8 (128kB) mo¿e byæ zorganizowana jako 512×256×8. Taki sposób organizacji pozwala na minimalizacjê budowy uk³adu dekodera adresów.
Pamiêci nieulotne dzielone s¹ na dwie kategorie:
• pamiêci, które programowane s¹ w procesie produkcji, i
których zawartoœæ nie jest wymieniana,
• pamiêci programowane podczas produkcji, których zawartoœæ bêdzie wymieniana podczas programowania w uk³adzie.
Pierwsze z nich s¹ pamiêciami zapisywanymi jednokrotnie i nie mog¹ byæ skasowane, drugi typ zawiera wewnêtrzne
uk³ady pozwalaj¹ce na wymianê zawartoœci pamiêci podczas
Sterowanie
Uk³ad kontroli
odczytu / zapisu
starsze bity adresu
wybieraj¹ce rz¹d N
Adres
bity kolumny M
wybrane z
Tablica N rzêdów
odczyt
NxM
m³odsze bity adresu
wybieraj¹ce kolumnê M
dane zapisywane
w kolumnie M
N-tego rzêdu
1 bit wybrany
z kolumny M
Uk³ad
wejœcia /
wyjœcia
Rys.1. Ogólna budowa pamiêci
jej pracy w systemie. Uk³ady te s¹ zaprojektowane tak, ¿e cykl
zapisu i odczytu jest d³u¿szy i bardziej skomplikowany ni¿
odczyt danych. Taka obs³uga procesu zapis / odczyt ma za zadanie zabezpieczenie pamiêci przed przypadkow¹ modyfikacj¹ zawartoœci pamiêci.
Pamiêci ulotne mog¹ równie¿ byæ podzielone na dwie kategorie:
• pamiêci, których zawartoœæ nie jest zmieniana tak d³ugo,
jak d³ugo pamiêæ jest zasilana – s¹ to pamiêci statyczne,
• pamiêci, w których zabezpieczono siê przed przypadkow¹ utrat¹ danych w czasie, gdy pamiêæ jest zasilana – s¹ to
pamiêci dynamiczne.
Mo¿na zadaæ pytanie, jaki jest sens stosowania pamiêci,
których zawartoœæ trzeba odœwie¿aæ aby j¹ utrzymaæ? Zalet¹
pamiêci dynamicznych jest ich du¿a pojemnoœæ i niski koszt w
stosunku do pamiêci statycznych.
Pamiêci nale¿¹ do grupy uk³adów scalonych, które s¹ standaryzowane na zgodnoœæ ze standardem JEDEC. Standaryzacja obejmuje przyporz¹dkowanie wyprowadzeñ i funkcjonalnoœæ uk³adów. Dziêki standaryzacji mo¿liwe jest stosowanie
w jednej aplikacji pamiêci wyprodukowanych przez ró¿nych
producentów.
Pamiêci EPROM
Pamiêci EPROM (Erasable-Programmable Read Only Memory) s¹ podstawowym typem pamiêci nieulotnych stosowanych ju¿ w latach szeœædziesiatych XX wieku. W latach siedemdziesi¹tych a¿ do dziewiêædziesi¹tych pamiêci EPROM
by³y podstawowym typem pamiêci nieulotnych.
Pamiêæ EPROM jest programowana jeden raz w procesie
produkcji i nastêpnie przez ca³y okres swojego ¿ycia jedynie
odczytywana. Pamiêæ EPROM mo¿e byæ kasowana poprzez
wystawienie jej struktury na dzia³anie œwiat³a ultrafioletowego
na czas ok.30 minut. Praktycznie wiêc EPROM zastosowany
np. w komputerze nie jest nigdy kasowany, a jedynie odczytywany, dzia³a wiêc jak pamiêæ ROM (Read Only Memory).
Pamiêæ EPROM zbudowana jest z komórek z tranzystorami MOSFET. Tranzystor taki wyposa¿ony jest w dwie bramki: steruj¹c¹ i „p³ywaj¹c¹”. Bramka „p³ywaj¹ca” tranzystora utrzymuje ³adunek dostarczony w czasie programowania. Programowanie polega na przy³o¿eniu
do bramki steruj¹cej napiêcia 12V (w starszych technologiach 21V), co powoduje umieszczenie ³adunku
w „p³ywaj¹cej” bramce tranzystora.
Na rysunku 2 przedstawiono schemat blokowy
tranzystora MOSFET pojedynczej komórki pamiêci
EPROM.
Gdy do bramki steruj¹cej tranzystora MOSFET
przy³o¿one zostanie napiêcie programuj¹ce 12V, w
Dane
bramce „p³ywaj¹cej” pojawia siê ³adunek. Bramka p³ywaj¹ca jest odizolowana i dzia³a jak kondensator z
bardzo niewielkim pr¹dem roz³adowuj¹cym, dziêki
czemu napiêcie na bramce p³ywaj¹cej praktycznie nie
SERWIS ELEKTRONIKI
Rodzaje pamiêci stosowanych w sprzêcie elektronicznym
Napiêcie programuj¹ce
Bramka steruj¹ca
Dielektryk
Bramka p³ywaj¹ca
Wyjœcie
komórki
-bit
Dielektryk
Dren
´
Pod³o¿e krzemowe Zród³o
Rys.2. Schemat blokowy pojedynczej komórki pamiêci
EPROM
zmienia siê. Na³adowana p³ywaj¹ca bramka, powoduje, ¿e
warstwa krzemu pomiêdzy Ÿród³em i drenem przewodzi tworz¹c po³¹czenie pomiêdzy mas¹ a wyjœciem komórki pamiêci.
Odczyt zawartoœci takiej komórki daje w wyniku 0. Odczyt
komórki nie zaprogramowanej daje w wyniku 1, poniewa¿ brak
³adunku w p³ywaj¹cej bramce komórki pamiêci powoduje, ¿e
nie ma po³¹czenia wyjœcia komórki z mas¹.
£adunek z p³ywaj¹cej bramki nie mo¿e byæ usuniêty elektrycznie, natomiast fotony promieniowania UV powoduj¹, ¿e
dielektryk otaczaj¹cy bramkê zaczyna przewodziæ powoduj¹c
usuniêcie ³adunku z bramki.
Pamiêci EPROM produkowane s¹ z okienkiem pozwalaj¹cym na wystawienie struktury pamiêci na promieniowanie UV.
Pamiêci produkowane we wczesnych latach 80. nie by³y wyposa¿ane w takie okienka i by³y to pamiêci programowane jednokrotnie OTP (One Time Programmable).
Pamiêci EPROM oznaczane s¹ symbolem 27xxx, gdzie xxx
oznacza pojemnoœæ pamiêci w kB. Pamiêci typu 27256, 27512
s¹ bardzo popularne. Inne takie jak: 2708, 2716, 2732, 2764,
27128 s¹ pamiêciami starszego typu. Coraz powszechniej u¿ywane s¹ pamiêci 27010, (1MB), 27020 (2MB) i 27040 (4MB).
S³owo zapisywane w pamiêci EPROM serii 27xxx ma zwykle d³ugoœæ 8 bitów, d³u¿sze s³owa 16 i 32-bitowe s¹ spotykane rzadziej.
Starsze pamiêci typu 2716, 2732 produkowane w technologii NMOS wymagaj¹ napiêcia programuj¹cego 21V, maj¹ wiêkszy pobór mocy i czas dostêpu 200 ÷ 450ns. Nowsze pamiêci
wykonywane w technologii CMOS oznaczane jako 27Cxxx
wymagaj¹ napiêcia programuj¹cego na poziomie 12V, pobór
mocy przez te pamiêci jest znacznie ni¿szy, a czas dostêpu wynosi oko³o 45ns (zale¿y od pojemnoœci pamiêci i producenta).
Pamiêci EPROM s¹ bardzo ³atwe w aplikowaniu poniewa¿
wykorzystuj¹ klasyczny interfejs asynchroniczny. W wiêkszoœci aplikacji pamiêæ EPROM jest traktowana jako pamiêæ ROM
– jest tylko odczytywana, zapis do pamiêci nie jest stosowany.
Wyprowadzenia Vpp i PGM s³u¿¹ odpowiednio jako wejœcie
napiêcia programuj¹cego i wejœcie w³¹czaj¹ce programowanie. Wyprowadzenia te mog¹ byæ ustawione w aplikacji jako
nieaktywne i nie bêd¹ wówczas wykorzystywane.
Schemat blokowy pamiêci EPROM typu 27C64 przedstawiono na rysunku 3.
OE
CE
Adres
A[12:0]
Tablica EPROM
65 536 bitów
Uk³ad
wyjœciowy
Dane
D[7:0]
Rys.3. Schemat blokowy pamiêci EPROM typu 27C64
Wyprowadzenia, które s¹ wykorzystywane w aplikacjach
pamiêci EPROM to:
• CE - Chip Enable – gdy na wyprowadzenie podany jest
stan wysoki, pamiêæ jest w stanie ma³ego poboru energii;
jest nieaktywna,
• OE - Output Enable – gdy na wyprowadzenie jest podany
stan wysoki, szyna danych pamiêci jest utrzymywana w
stanie wysokiej impedancji,
• wyprowadzenia szyny adresowej A[xx:0],
• wyprowadzenia szyny danych D[xx:0].
W czasie, gdy na wyprowadzenia CE i OE jest podany jednoczeœnie stan niski, na wyjœciach D[xx:0] pojawia siê zawartoœæ s³owa pamiêci o adresie ustawionym przez szynê adresow¹ A[xx:0]. Zale¿noœci czasowe w czasie odczytu z pamiêci
przedstawiono na rysunku 4.
CE
OE
A2
A1
A[12:0]
D1
D[7:0]
t OE
D2
t ACC
t OEZ
Rys.4. Zale¿noœci czasowe przy odczycie danych z
pamiêci EPROM
Gdy wyprowadzenie OE przechodzi w stan niski, dane spod
odpowiedniego adresu po czasie tOE pojawiaj¹ siê na wyjœciach
D[7:0] pamiêci i pozostaj¹ na wyjœciach przez czas tACC.
Gdy wyprowadzenie OE staje siê nieaktywne – stan wysoki, szyna danych przechodzi w stan wysokiej impedancji po
czasie tOEZ.
Wiêkszoœæ mikroprocesorów 8-bitowych jest wyposa¿ona
w szynê, która dzia³a w trybie asynchronicznymi, co pozwala
na bezpoœrednie sterowanie pamiêci¹ EPROM.
Mikroprocesory 32-bitowe mog¹ inicjowaæ siê w trybie
asynchronicznym z zewnêtrznej pamiêci EPROM i nastêpnie
konfigurowaæ siê do pracy w innych trybach.
Pamiêci FLASH
Pamiêci FLASH s¹ nastêpc¹ nieulotnych pamiêci EPROM.
W latach 90. pamiêci te przejê³y prawie ca³y rynek pamiêci
EPROM i ten stan trwa do dziœ.
Pamiêæ FLASH jest rozbudowan¹ pamiêci¹ EPROM, która
mo¿e byæ kasowana i zapisywana elektrycznie bez koniecznoœci stosowania promieniowania UV. Pamiêci FLASH nie wymagaj¹ stosowania drogich obudów z okienkiem. Ich koszt produkcji jest niewiele wy¿szy ni¿ koszt produkcji pamiêci EPROM.
Pamiêci te wykorzystywane s¹ praktycznie we wszystkich
wspó³czesnych urz¹dzeniach: telefonach komórkowych, urz¹dzeniach przenoœnych, komputerach stacjonarnych, itp.
Podobnie jak pamiêci EPROM, pierwsze wersje pamiêci
FLASH wymaga³y oddzielnego napiêcia programuj¹cego.
Wkrótce jednak zaczêto produkowaæ pamiêci wymagaj¹ce tylko jednego napiêcia zasilaj¹cego.
Struktura pamiêci FLASH jest bardzo podobna do struktury pamiêci EPROM. Podstawowe ró¿nice to: bardzo cienka
warstwa dielektryka izoluj¹cego bramkê p³ywaj¹c¹ od pod³o-
SERWIS ELEKTRONIKI
Rodzaje pamiêci stosowanych w sprzêcie elektronicznym
¿a oraz mo¿liwoœæ sterowania bramki steruj¹cej napiêciem
zmiennym. Komórka programowana jest poprzez podanie
wysokiego napiêcia do bramki steruj¹cej. Pamiêci FLASH
wyposa¿ono w uk³ady generuj¹ce napiêcie programuj¹ce, nie
ma wiêc koniecznoœci stosowania kilku napiêæ zasilaj¹cych.
Podstawowa ró¿nica pomiêdzy pamiêciami EPROM i
FLASH widoczna jest w procesie kasowania pamiêci. Podczas usuwania zawartoœci komórki pamiêci do bramki steruj¹cej podawane jest napiêcie ujemne a do Ÿród³a napiêcie dodatnie jak to pokazano na rys.5.
-Vkasowania
Bramka steruj¹ca
Dielektryk
Bramka p³ywaj¹ca
Wyjœcie
komórki
-bit
Dielektryk
Dren
´
Pod³o¿e krzemowe Zród³o
+Vkasowania
Rys.5. Kasowanie komórki pamiêci FLASH
Taka kombinacja napiêæ na bramce steruj¹cej i Ÿródle powoduje, ¿e z bramki p³ywaj¹cej usuwany jest ³adunek.
Pamiêci FLASH maj¹ ograniczon¹ liczbê cykli kasowania.
Pierwsze pamiêci pozwala³y na 100 000 cykli kasowania, obecnie produkowane pamiêci pozwalaj¹ na 1 000 000 cykli.
Milion cykli wydaje siê liczb¹ du¿¹, ale nale¿y pamiêtaæ,
¿e mikroprocesory pracuj¹ z czêstotliwoœci¹ dziesi¹tek lub setek cykli na sekundê. Je¿eli mikroprocesor zapisuje i kasuje
milion komórek pamiêci w ka¿dej sekundzie, konieczne jest
stosowanie w systemie pamiêci FLASH o odpowiednich parametrach i odpowiednio u¿ywanej – nie kasowanej zbyt czêsto,
aby zwiêkszyæ jej czas ¿ycia w systemie. Systemy mikroprocesorowe zwykle wyposa¿one s¹ w algorytmy zapewniaj¹ce
ograniczenie cykli kasowania pamiêci tak, aby nie przekroczyæ dopuszczalnej liczy cykli kasowania pamiêci w spodziewanym czasie ¿ycia systemu.
Prosty algorytm mo¿e polegaæ na tym, ¿e oprogramowanie
systemu jest aktualizowane tylko kilka razy w roku.
Bardziej skomplikowane algorytmy sprawdzaj¹, jak czêsto
kasowane s¹ wydzielone obszary pamiêci i w zale¿noœci od tego
podejmowana jest decyzja, w którym obszarze umieszczaæ dane.
Pamiêci FLASH s¹ oferowane jako dwa typy: NOR i
NAND. Tablica pamiêci NOR jest dostêpna bezpoœrednio i
dlatego pamiêci te s¹ stosowane do zapisu danych inicjuj¹cych system i programu.
Pamiêci typu NAND maj¹ architekturê, która pozwala na
sekwencyjny dostêp do zawartoœci pamiêci. Pamiêci NAND
s¹ dzielone na strony zawieraj¹ce typowo 256 lub 512 bajtów.
Ka¿da strona jest dostêpna jako oddzielna jednostka pamiêci.
Pamiêci NAND nie pozwalaj¹ wiêc na bezpoœredni dostêp
tak jak pamiêci NOR. S¹ wolniejsze i wymagaj¹ bardziej rozbudowanych uk³adów interfejsów. W zamian za to oferuj¹ du¿e
pojemnoœci i s¹ stosowane do przechowywania du¿ej iloœci
danych.
Je¿eli w pamiêci NAND przechowywane s¹ dane programu, to konieczne jest przed ich u¿yciem przepisanie ich do
pamiêci RAM.
Pamiêci NAND s¹ szeroko stosowane w urz¹dzeniach elektroniki u¿ytkowej takich, jak cyfrowe aparaty fotograficzne lub
jako pamiêci nieulotne w systemach cyfrowych.
Pamiêci NOR wykorzystywane jako pamiêci tylko do odczytu
mog¹ byæ sterowane przez prosty interfejs asynchroniczny podobnie jak pamiêci EPROM. Stosowane s¹ w systemach procesorowych do przechowywania danych inicjuj¹cych system.
Zapis do pamiêci FLASH wymaga najpierw wyczyszczenia komórki a nastêpnie zapisu bitu. Proces kasowania komórki trwa d³u¿ej ni¿ odczyt z komórki i wymaga podania do bramki i Ÿród³a odpowiedniego napiêcia. Proces kasowania pojedynczych komórek trwa³by zbyt d³ugo i wymaga³by stosowania uk³adów prze³¹czaj¹cych dla ka¿dej komórki. Zamiast tego
pamiêæ dzielona jest na bloki wielu komórek, które s¹ kasowane jednoczeœnie.
Pamiêci FLASH s¹ segmentowane w bardzo ró¿ny sposób
– zale¿y to od producenta i typu pamiêci. Dziêki segmentacji
nie ma potrzeby kasowania ca³ej pamiêci i bloki zawieraj¹ce
szczególnie wa¿ne informacje s¹ chronione. Kasowanie bloku
pamiêci wymaga relatywnie d³ugiego czasu, jeœli porównaæ
ten czas z czasem trwania cyklu zegarowego procesora. Do
kasowania stosowane s¹ specjalne algorytmy wymagaj¹ce odpowiedniej sekwencji komend umo¿liwiaj¹cej dostêp do kasowanych obszarów.
Pamiêci FLASH nie s¹ standaryzowane tak jak pamiêci
EPROM. Ró¿ni producenci stosuj¹ ró¿ne algorytmy programowania, ró¿n¹ organizacjê pamiêci i przyporz¹dkowanie
wyprowadzeñ.
Wiele konwencjonalnych pamiêci ma oznaczenie z przedrostkiem 28F lub 29F. Takie pamiêci produkuj¹ np.: Advanced
Micro Devices - oznaczenie 29Fxxx, Intel - oznaczenie 28Fxxx.
Dwa parametry pamiêci FLASH s¹ jednakowe niezale¿nie
od producenta: segmentowanie na jednakowej wielkoœci bloki
i sprzêtowe zabezpieczenie bloków.
Pamiêci typu “boot-block” zawieraj¹ jeden lub wiêcej ma³ych bloków typu “boot” , a reszta obszaru pamiêci jest podzielona na równe bloki. Pamiêci “boot-block” s¹ bardzo popularne, poniewa¿ ma³e bloki typu „boot” mog¹ byæ wykorzystywane do zapisu danych inicjuj¹cych system procesorowy.
Dane te s¹ niewielk¹ i rzadko uaktualnian¹ czêœci¹ ca³ego oprogramowania systemu mikroprocesorowego. Inne partie programu takie jak kod aplikacji i dane aplikacji mog¹ byæ uaktualniane znacznie czêœciej.
Sprzêtowe zabezpieczenie bloków ma wa¿ne znaczenie w
przypadku, gdy bloki zawieraj¹ istotne informacje, których
utrata mog³aby spowodowaæ uszkodzenie systemu procesorowego. Przyk³adem takiej informacji jest oprogramowanie inicjuj¹ce (“boot code”) zapisywane w obszarach “boot-block”.
Firma Advanced Micro Devices (AMD) produkuje dwie
podobne pamiêci oznaczane jako: 29LV010B i 29LV001B.
Obie zasilane s¹ napiêciem 3.3V, maj¹ pojemnoœæ 1MB zorganizowan¹ jako 128×8 bajtów i oferuj¹ sprzêtowe zabezpieczenie przed skasowaniem.
Pamiêæ 29LV010B jest pamiêci¹ podzielon¹ na jednakowe
sektory, a pamiêæ 29LV001B jest pamiêci¹ typu “boot-sector”.
AMD stosuje okreœlenie sektor zamiast blok. Oba uk³ady maj¹
ten sam schemat blokowy przedstawiony na rysunku 6.
Nowoczesne pamiêci FLASH wymagaj¹ pojedynczego
napiêcia zasilaj¹cego i zawieraj¹ wewnêtrzne uk³ady do wytwarzania niestandardowych napiêæ programuj¹cych i kasuj¹cych. Uk³ad steruj¹cy okreœla, który blok pamiêci w danym
momencie czasu podlega kasowaniu lub zapisywaniu.
SERWIS ELEKTRONIKI
Rodzaje pamiêci stosowanych w sprzêcie elektronicznym
Reset
(tylko
29LV001B)
CE
OE
WE
Adres
A[18:0]
Uk³ad
steruj¹cy
Generator
napiêcia
programuj¹cego
i kasuj¹cego
Tablica FLASH
128k x 8 bitów
VCC(+3.3V)
VSS(GND)
Uk³ad
wejœcia/wyjœcia
Dane
D[7:0]
Rys.6. Schemat blokowy pamiêci AMD 29LV010B /
29LV001B
Algorytm kasowania pamiêci stosowany przez firmê AMD
obejmuje szeœæ cykli: dwa cykle odbezpieczania, cykl ustawiania, dwa nastêpne cykle odbezpieczania i cykl kasowania.
Taka sekwencja jest przedstawiona w tablicy 1. Je¿eli sekwencja zostanie przerwana, musi rozpocz¹æ siê od pocz¹tku aby
móg³ siê wznowiæ proces kasowania.
Tablica 1. Sekwencja kasowania pamiêci
29LV010B, 29LV001B
Cykl
Adres
Dane
1
2
3
0x555
0x2AA
0x555
0xAA
0x55
0x80
4
5
6
0x555
0x2AA
adres komórek kasowanych
0xAA
0x55
komenda kasowania
Dla skasowania ca³ej zawartoœci pamiêci adres w cyklu 6
ma wartoœæ 0x555/0x10. Aby skasowaæ pojedynczy sektor,
adres powinien mieæ wartoœæ „adres sektora”/0x30. W czasie
kasowania pamiêci szyna danych przekazuje do mikroprocesora status pamiêci. Tak d³ugo, jak d³ugo trwa kasowanie, mikroprocesor odczytuje z szyny wartoœæ inn¹ ni¿ 0xFF. Po zakoñczeniu procesu kasowania procesor odczytuje z szyny wartoœæ 0xFF.
Zapis do poprzednio wykasowanych komórek pamiêci odbywa siê podobn¹ technik¹. Dla ka¿dej lokalizacji pamiêci,
która ma byæ zapisana nadawana jest sekwencja 4 komend. W
tablicy 2 przedstawiono cykle sekwencji zapisu.
Tablica 2. Sekwencja zapisu pamiêci
29LV010B, 29LV001B
Cykl
Adres
Dane
1
0x555
0xAA
2
3
4
0x2AA
0x555
adres zapisu
0x55
0xA0
dane
Mikroprocesor sprawdza szynê danych, aby kontrolowaæ
proces zapisu. Tak d³ugo jak trwa zapis, na szynie danych jest
adres zapisu. Gdy na szynie danych pojawiaj¹ siê dane, oznacza to koniec sekwencji zapisu.
Oprócz sekwencji zapisu i kasowania mikroprocesor mo¿e
wysy³aæ do pamiêci inne komendy: komendê zerowania (reset) i operacje identyfikacji. Pamiêæ 29LV001B oprócz komendy zerowania ma równie¿ mo¿liwoœæ zerowania sprzêtowego.
Komenda identyfikacji umo¿liwia sprawdzenie, jaka pamiêæ FLASH jest przy³¹czona do systemu procesorowego i
które sektory tej pamiêci s¹ sprzêtowo zabezpieczone. Identyfikacja jest stosowana w systemach, gdzie stosuje siê wymienne pamiêci FLASH.
Sprzêtowe zabezpieczenie sektorów pamiêci jest dokonywane w procesie produkcji poprzez dostarczenie do odpowiednich wyprowadzeñ pamiêci napiêcia wy¿szego ni¿ w stanie
normalnej pracy. W przypadku pamiêci 29LV010B / 29LV001B
napiêcie 12V powinno byæ podane do wyprowadzeñ A9 i OE
w czasie, gdy do szyny adresowej podawany jest adres sektora, który ma byæ zabezpieczony. W czasie normalnej pracy pamiêci nie ma mo¿liwoœci podania na wyprowadzenia A9 i OE
napiêcia 12V, dziêki czemu zabezpieczone sektory bêd¹ chronione. W pamiêciach 29LV001B zabezpieczone sektory mog¹
zostaæ chwilowo odbezpieczone poprzez podanie napiêcia 12V
do wyprowadzenia RESET. Dziêki temu istnieje mo¿liwoœæ
zmodyfikowania tych sektorów.
G³ówna ró¿nica pomiêdzy pamiêciami 29LV001B i
29LV010B polega na organizacji sektorów. Pamiêæ 29LV010B
zawiera 8 jednakowych sektorów po 16kB ka¿dy. Pamiêæ
29LV001B zawiera 10 niejednakowych sektorów.
Pamiêci EEPROM
Pamiêci EEPROM (Electrically Erasable Programmable
ROM) s¹ pamiêciami nieulotnymi – przodkami pamiêci FLASH.
S¹ dro¿sze w produkcji ni¿ pamiêci EPROM lub FLASH. Indywidualne bajty tych pamiêci mog¹ byæ kasowane bez wp³ywu
na zawartoœæ komórek s¹siednich. Pamiêci te zwykle nie maj¹
du¿ych pojemnoœci. Stosowane s¹ w aplikacjach, gdzie wymagane s¹ obszary reprogramowalne pamiêci ROM. Przechowywane s¹ w nich dane konfiguracyjne systemu.
Pamiêci EEPROM mo¿na podzieliæ w zale¿noœci interfejsu na szeregowe i równoleg³e.
Szeregowe pamiêci EEPROM produkowane s¹ w ma³ych
obudowach DIP i SOIC i maj¹ pojemnoœci rzêdu kilku - kilkudziesiêciu kB. Szeregowy interfejs, ma³e rozmiary pamiêci i
niski pobór mocy sprawiaj¹, ¿e pamiêci te s¹ bardzo praktyczne do przechowywania danych o numerze seryjnym urz¹dzenia, danych produkcyjnych i konfiguracyjnych.
Równoleg³e pamiêci EEPROM s¹ ci¹gle dostêpne i maj¹ oznaczenia 28xx. S¹ one kompatybilne pod wzglêdem wyprowadzeñ
i funkcji (dla odczytu) z pamiêciami EPROM serii 27xxx.
Pamiêci szeregowe EEPROM s¹ bardzo popularne jako nieulotne pamiêci o ma³ej pojemnoœci. Firma Microchip jest jednym z bardziej znanych producentów tych pamiêci. Pamiêci tej
firmy oznaczane s¹ jako 24xx. Poniewa¿ interfejs szeregowy
wymaga niewielkiej liczby wyprowadzeñ, pamiêci s¹ produkowane w obudowach DIP 8-nó¿kowych lub 5-nó¿kowych SOT23s.
Szeregowa pamiêæ 24LC00 firmy Microchip ma pojemnoœæ 16B. Wymaga tylko czterech wyprowadzeñ – dwa wyprowadzenia szyny szeregowej, zasilanie i masa. Podobnie jak
inne obecnie produkowane pamiêci EEPROM gwarantuje
1 000 000 cykli zapisu. Je¿eli nie jest wykorzystywana, pobiera pr¹d 250nA , gdy jest aktywna pobiera pr¹d 500µA. Pamiêæ
mo¿e pracowaæ w zakresie napiêæ zasilaj¹cych 2.5V÷6V. Czas
zapisu 4ms.
W nastêpnej czêœci artyku³u: ulotne pamiêci asynchroniczne SRAM, ulotne pamiêci asynchroniczne DRAM.
}
Ciąg dalszy w następnym numerze
SERWIS ELEKTRONIKI