Semestr 2

Zad1. Metodą TKŁ zaprojektuj układ pracujący zgodnie z podanym wykresem czasowym. Rozwiązanie podaj w
postaci schematu z wykorzystaniem bramek NOR lub NAND.
a)
b)
Zad2a. Dla układu opisanego wykresem czasowym przeprowadź syntezę metodą Huffmana. Rozwiązanie
przedstaw w postaci wyrażeń do realizacji na przerzutnikach sr lub ~s~r (proszę zastosować oba etapy redukcji
tablicy programu i osiągnąć minimalną liczbę wierszy).
a)
b)
Zad2b. Przeprowadź analizę układu opisanego siatką pod względem wyścigów. Wskaż sposób usunięcia
problemów (podaj binarną sitkę programu bez wyścigów).
a)
x1x2
y1y2
00
01
11
10
00 01
00
00
01
01 01
00
10
01
11 01
00
11
10
10 01
10
10
10
Y1Y2
b)
x1x2
y1y2
00
01
11
10
00 11
00
10
11
01 11
00
11
01
11 11
00
11
11
10 10
00
10
10
Y1Y2
Zad3a.
a) Zaprojektować graf układu synchronicznego wykrywającego, że liczba binarna tworzona przez 2-bitowe słowo
podawane na szeregowe wejście X od bardziej znaczącego bitu jest liczbą nieparzystą. Wykrycie powinno być
sygnalizowane poprzez ustawienie wyjścia W=0 na okres dokładnie jednego taktu zegara.
b) Zaprojektować graf układu synchronicznego wykrywającego, że w 3-bitowych słowach podawanych na
szeregowe wejście X liczba zer jest liczbą parzystą różną od zera, co powinno być sygnalizowane poprzez
ustawienie na wyjściu W=1 na okres nie dłuższy niż jeden takt zegara.
Zad3b.
a) Zaprojektować synchroniczny programowany licznik równoległy o następujących stanach: dla p=0 3→0→1; dla
p=1 2→3→0. Zapewnić synchroniczną korekcję błędów. Rozwiązanie przedstawić w postaci schematu na
przerzutnikach T.
b) Zaprojektować jako układ synchroniczny programowany dzielnik częstotliwości: dla p=0 powinno się odbywać
dzielenie przez 6 z wypełnieniem największym możliwym, dla p=1 powinno się odbywać dzielenie przez 3 z jak
najmniejszym wypełnieniem sygnału. Zapewnić asynchroniczną korekcję stanów błędnych. Rozwiązanie
przedstawić w postaci schematu na przerzutnikach JK.
Zad4.
Zaprojektować jako układ mikroprogramowany w dowolnej strukturze automat pracujący zgodnie z grafem,
osiągając najmniejszy rozmiar pamięci bez dokładania dodatkowych elementów logicznych do schematu.
a)
b)