programowalne układy elektroniczne
Transkrypt
programowalne układy elektroniczne
Politechnika Opolska Wydział Elektrotechniki, Automatyki i Informatyki Karta Opisu Przedmiotu Kierunek studiów Profil kształcenia Poziom studiów Specjalność Forma studiów Semestr studiów ELEKTRONIKA I TELEKOMUNIKACJA Ogólnoakademicki Studia pierwszego stopnia Nazwa przedmiotu PROGRAMOWALNE UKŁADY ELEKTRONICZNE Studia stacjonarne VI Nauki podst. (T/N) N Subject Title Programmable electronic systems ECTS (pkt.) Tryb zaliczenia przedmiotu Kod przedmiotu 4 Egzamin Nazwy Układy elektroniczne I i II, Technika cyfrowa I i II, Przetwarzanie przedmiotów sygnałów, Teoria obwodów, Technologie układów scalonych 1. Ma wiedzę dotyczącą układów elektronicznych i techniki cyfrowej. Wiedza 2. Ma wiedzą dotyczącą technologii układów scalonych . Wymagania wstępne w zakresie przedmiotu Umiejętności Kompetencje społeczne 1. Potrafi pozyskiwać informacje z literatury, baz danych i innych źródeł; potrafi integrować uzyskane informacje, dokonywać ich interpretacji, a także wyciągać wnioski oraz formułować i uzasadniać opinie. 2. Potrafi zaprojektować cyfrowy układ elektroniczny w oparciu o standardowe układy cyfrowe TTL/CMOS. 1. Potrafi współdziałać i pracować w grupie. Program przedmiotu Forma zajęć Wykład Ćwiczenia Laboratorium Projekt Seminarium Liczba godzin zajęć w semestrze 30 30 Prowadzący zajęcia (tytuł/stopień naukowy, imię i nazwisko) dr inż. Sławomir Pluta dr inż. Sławomir Pluta Treści kształcenia 5. Sposób realizacji środkami audiowizualnymi Tematyka zajęć Struktura PLD. Budowa podstawowych struktur PLD i CPLD, układy jednomacierzowe, wielomacierzowe, układy komórkowe. Podstawowe właściwości elektryczne układów PLD: technologie programowania, zasilania, standardy logiczne, elektryczne właściwości i parametry wyprowadzeń. Klasyfikacja struktur PLD: PLA, PAL, GAL, EPLD. Rodzina układów CPLD firmy Altera. Charakterystyczne cechy układów CPLD na przykładzie układów z rodziny MAX7000 (Altera). Struktury FPGA. Rodzina układów FPGA firmy Xilinx. Podsumowanie własności układów FPGA , porównanie układów CPLD i FPGA. Synteza układów kombinacyjnych: Algebra Boole’a. Przekształcanie wyrażeń boolowskich. Minimalizacja funkcji boolowskich. Synteza układów sekwencyjnych. Pojęcie automatu skończonego. Minimalizacja liczby stanów. Problem kodowania stanów wewnętrznych. Synchroniczne układy sekwencyjne. Synteza układów synchronicznych. Układy asynchroniczne. 6. Metody komputerowe syntezy układów logicznych. Metoda Espresso. Synteza wielopoziomowa. Dekompozycja funkcji boolowskich. Wykład Lp. 1. 2. 3. 4. Liczba godzin 2 4 4 2 4 2 7. 8. 9. 10. 11. Komputerowe systemy projektowania. Zasady opisu sprzętu. Języki specyfikacji typu HDL i Schematic Capture. Zapoznanie się ze strukturą logiczną i działaniem systemów komputerowego wspomagania syntezy układów cyfrowych na przykładzie kompilatora uniwersalnego PLDShell. Język PLDAsm. Tendencje rozwojowe w technice układów programowalnych :IP-core, SoC, PSoC, nowoczesne architektury logiczne wyposażone w pamięci, specjalizowane wirtualne bloki CPU, DSP itp. Zapoznanie się ze strukturą logiczną i działaniem systemów komputerowego wspomagania syntezy układów cyfrowych na przykładzie specjalizowanego systemu CAE - QUARTUS (ALTERA). Techniki programowania układów PLD, CPLD i FPGA. Demonstracja różnych środowisk programowania układów PLD. Liczba godzin zajęć w semestrze Sposoby sprawdzenia zamierzonych Egzamin pisemny efektów kształcenia Laboratorium Lp. 2 2 2 4 2 30 Praca przy komputerach, specjalistyczne oprogramowanie CAE, sprzętowe platformy PLD/FPGA Tematyka zajęć Liczba godzin Sposób realizacji 1. Projekt układu dekodera wyświetlacza 7-segmentowego (oprogramowanie PLDShell ,układ GAL22V10, programator XELTEK). 2 2. Projekt układu układu licznika 16 bitowego (oprogramowanie PLDShell ,układ GAL22V10, programator XELTEK). 2 3. Projekt układu układu detektora sekwencji bitów (oprogramowanie PLDShell ,układ GAL22V10, programator XELTEK). Projekt sumatora dwóch słów czterobitowych zapisujący wynik jako słowo pięciobitowe i dekoder kodu binarnego pięciobitowego na kod wyświetlacza 7segmentowego (oprogramowanie Altera Max II Plus, platforma sprzętowa z układem Altera MAX7000). 4. 5. 6. 7. 8. 9. 10. Projekt programowanego dzielnika częstotliwości z wyświetlaniem wyniku (oprogramowanie Altera Max II Plus, platforma sprzętowa z układem Altera FLEX10K). Projekt detektora sekwencji bitów (oprogramowanie Altera Max II Plus, platforma sprzętowa z układem Altera FLEX10K). Realizacja układów transmisji danych z kodowaniem AMI , platforma sprzętowa z układem Altera FLEX10K, MAX7000. Realizacja układu transmisji danych z kodowaniem Manchester, platforma sprzętowa z układem Altera FLEX10K, MAX7000,oprogramowanie Altera Max II Plus. Realizacja licznika rewersyjnego z wykorzystaniem języka AHDL,oprogramowanie Altera Quartus, platforma sprzętowa z układem Altera FLEX10K, MAX7000. Realizacja detektora wykrywającego sekwencję ciągu bitów z wykorzystaniem opisu automatu Moore’a w formie grafu,oprogramowanie Altera Quartus, platforma sprzętowa z układem Altera FLEX10K, MAX7000. 2 2 2 2 4 4 2 2 Realizacja układu stopera zakres 99,999 s, przyciski start, stop, reset, zestaw ewaluacyjny LiveDesign firmy Altium z układem FPGA Altera Cyclone EP1C12F324C8 oraz oprogramowanie Quartus Altera. 4 Zajęcia organizacyjne i odróbcze. 12. 2 Liczba godzin zajęć w semestrze 30 Sposoby sprawdzenia zamierzonych Na podstawie ocen cząstkowych uzyskanych za poszczególne zajęcia oraz opracowanie sprawozdania laboratoryjnego. efektów kształcenia 1. Ma uporządkowaną i podbudowaną teoretycznie wiedzę w zakresie zasad działania elementów elektronicznych (w tym programowalnych elementów elektronicznych) (w,l). 11. Wiedza Efekty kształcenia dla przedmiotu - po zakończonym cyklu kształcenia Umiejętności Kompetencje społeczne 2. Zna i rozumie metodykę projektowania programowalnych układów elektronicznych oraz systemów elektronicznych, a także metody i techniki wykorzystywane w projektowaniu, w tym metody sztucznej inteligencji; zna języki opisu sprzętu i komputerowe narzędzia do projektowania i symulacji układów i systemów (w,l). 1. Potrafi zbudować, uruchomić oraz przetestować zaprojektowany programowalny układ elektroniczny (l). 2. Potrafi sformułować specyfikację prostych systemów elektronicznych na poziomie realizowanych funkcji, także z wykorzystaniem języków opisu sprzętu dla potrzeb programowalnych układów elektronicznych (w,l). 3. Potrafi opracować dokumentację dotyczącą realizacji zadania inżynierskiego i przygotować tekst zawierający omówienie wyników realizacji tego zadania (l) 4. Potrafi posłużyć się właściwie dobranymi środowiskami programistycznymi, symulatorami oraz narzędziami komputerowo wspomaganego projektowania do symulacji, projektowania i weryfikacji programowalnych układów elektronicznych (w,l). 1. Ma świadomość ważności oraz rozumie pozatechniczne aspekty i skutki działalności inżyniera-elektronika, a także związaną z tym odpowiedzialność za podejmowane decyzje (w,l). Metody dydaktyczne: Wykład środkami audiowizualnymi. Dyskusja dydaktyczna w ramach wykładu i laboratorium. Konsultacje. Forma i warunki zaliczenia przedmiotu: Laboratorium: Opracowanie sprawozdania i praktyczna realizacja zadań laboratoryjnych, obecność na zajęciach. Wykład: Pozytywna ocena egzaminu (uzyskanie co najmniej 51% odpowiedzi na pytania), uzyskanie zaliczenia z laboratorium. Literatura podstawowa: [1] ŁUBA T., JASIŃSKI K., ZWIERZCHOWSKI B.: Specjalizowane układy cyfrowe w strukturach PLD i FPGA. WKŁ, 1997. [2] ŁUBA T., ZBIERZCHOWSKI B.: Komputerowe projektowanie układów cyfrowych. WKŁ, 2000. [3] PASIERBIŃSKI J., ZBYSIŃSKI P.: Układy programowalne w praktyce. WKŁ, 2001. [4] WRONA W.: VHDL-język opisu i projektowania układów cyfrowych. Wydawnictwo Pracowni Komputerowej Jacka Skalmierskiego, 2000. [5] ZBYSIŃSKI P., PASIERBIŃSKI J.: Specjalizowane układy cyfrowe w strukturach PLD i FPGA. Układy programowalne: pierwsze kroki. Wyd. BTC, 2002. Literatura uzupełniająca: [1] ŁUBA T.: Synteza układów cyfrowych. WKŁ, 2003. [2] KALISZ J.: Język VHDL w praktyce. WKŁ, 2002. ______________ * niewłaściwe przekreślić ………………………………………………….. ………………………………………………………. (kierownik jednostki organizacyjnej/bezpośredni przełożony: (Dziekan Wydziału pieczęć/podpis pieczęć/podpis)