Wczytanie testowego projektu do pyty NanoBoard 3000

Wczytanie testowego projektu do pyty NanoBoard 3000
By upewni si, e Altium Designer i pyta NanoBoard 3000 s zainstalowane i pracuj poprawnie, przejd ponisze kroki, by
skompilowa i zsyntezowa przykadowy projekt z poziomu Altium Designer i wczyta go do ukadu FPGA na pycie
NanoBoard. Do testu uyty zostanie projekt NB3000_Bouncing_Balls.PrjFpg, który mona znale tutaj .
Ukad FPGA na pycie NanoBoard 3000 jest programowany przykadowym projektem pokazu slajdów
podczas wczania pyty. Projekt (wczajc oprogramowanie wbudowane) jest przechowywane jako plik .bin
w pamici Flash. W zwizku z tym, widok Devices bdzie pokazywa fizyczny ukad jako zaprogramowany (P
rogrammed), a w acuchu Soft Devices bdzie wystpowa dziaajcy (Running) procesor TSK3000A.
Cho nie jest to wymagane, przed wczytaniem innego projektu, zresetujemy fizyczny ukad - ukad FPGA
na pycie - by rozpocz od stanu niezaprogramowany.
1. Wcz widok Devices (View » Devices View).
2. Kliknij prawym klawiszem myszy na ikonie fizycznego ukadu FPGA w acuchu Hard Devices i wybierz Reset
Hard Device.
Wygld widoku Devices po resecie ukadu fizycznego.
3. Wybierz File » Open Project.
4. Przejd do katalogu, w którym zapisano projekt i otwórz plik NB3000_Bouncing_Balls.PrjFpg. Po
wczytaniu projektu, w panelu Projects zostan wywietlone pliki projektu.
5. W widoku Devices zauwaysz, e otwarty projekt jest automatycznie przypisany do ukadu FPGA na pycie
NanoBoard 3000.
Projekt automatycznie przypisany do ukadu FPGA.
Przypisanie jest moliwe poniewa istnieje poprawna konfiguracja dla projektu, zawierajca plik ogranicze
(constraint file) wskazujcy ukad FPGA na pycie, widoczna w polu poniej ikony ukadu. Jeli nie istnieje
kompatybilan konfiguracja, moesz uruchomi opcj autokonfiguracji (ang.), by szybko j stworzy.
6. Cztery przyciski wywietlone powyej ikony fizycznego ukadu reprezentuj kolejne kroki procesu implementacji
projektu. By przej przez kolejne kroki i wczyta projekt do ukadu FPGA, kliknij przycisk Program FPGA –
ostatni krok procesu.
Start procesu programowania.
System kolejno wywoa poszczególne kroki procesu, zawierajce:
~
~
~
~
kompilacj plików ródowych
syntez projektu
wywoanie narzdzi dostawców "place and route", by zaimplementowa projekt do docelowego ukadu FPGA
Wczytanie projektu do ukadu FPGA.
Proces ten noe trwa kilka minut, w zalenoci od szybkoci komputera oraz rodzaju docelowego ukadu FPGA,
zamontowanego na pycie.
Etap Place and Route procesu Build.
Jeli wystpi bd podczas procesu Build, sygnalizowanego fioletowym kolorem kontrolki, moe to
oznacza, e narzdzia dostawców mog nie by poprawnie zainstalowane lub nie s poprawnie
aktywowane. Zapoznaj si z informacjami dostarczanymi przez dostawców ukadów FPGA na temat
instalacji i aktywacji tych narzdzi.
Gdy projekt zostanie wczytany do ukadu FPGA, wszystkie kontrolki kroków procesu implementacji stan si zielone,
tekst poniej ikony fizycznego ukadu zmieni si z Reset na Programmed oraz zostanie wywietlone okno Results
Summar. Po stronie oprogramowania, oznacza to, e projekt zosta poprawnie przetworzony i wczytany do ukadu
FPGA. Zamknij okno.
Ukad fizyczny poprawnie zaprogramowany projektem FPGA.
Po stronie sprztu, dioda wiecca 'PGM' – na prawo od wywietlacza LCD – bdzie wieci na óto, potwierdzajc
zaadowanie projektu do ukadu FPGA. Dla tego przykadowego projektu, dodatkowym potwierdzeniem poprawnego
zaprogramowania bdzie wywietlenie podskakujcych piek na ekranie LCD.
Podskakujce piki - oznaka, e projekt zosta zaprogramowany w ukadzie FPGA.
Przy uyciu dostarczonego rysika dotknij ekran w dowolnym miejscu – piki zostan przycignite do tego punktu.
Zwolnienie rysika spowoduje ponowne podskakiwanie piek.
Zauwa, e acuch Soft Devices w widoku Devices zostanie zapeniony kadym urzdzeniem wirtualnym wykrytym w
projekcie. Przykadowy projekt zawiera 32-bitowy procesor (TSK3000A). Ikona tego procesora jest wywietlona ze
statusem 'Running'. Oznacza to, e system komunikuje si z procesorem, pozwalajc na interakcj i kontrol procesora w
trakcie tworzenia czy debugowania projektu. Dwukrotne kliknicie na ikonie jakiegokolwiek urzdzenia wirtualnego w
tym acuchu (procesora, instrumentu wirtualnego) daje dostp do panelu tego urzdzenia.
Przykad dostpu do kontrolek ukadu Soft JTAG (procesor TSK3000A).
Zobacz równie
Design Portability, Configurations and Constraints (ang.)
Processing the Captured FPGA Design (ang.)