Sterowanie i modelowanie przekształtników energoelektronicznych

Sterowanie i modelowanie przekształtników energoelektronicznych
w układach FPGA : ćwiczenia laboratoryjne / Robert Stala, Marcin
Baszyński. – Kraków, 2011
Spis treści
1.
Wstęp
2.
2.1.
9
Ćwiczenia laboratoryjne
Środowisko projektowania Quartus II dla układów
FPGA Altera
2.1.1.
Cel ćwiczenia
2.1.2.
Wprowadzenie
2.1.3.
Przebieg ćwiczenia
2.1.3.1. Utworzenie projektu w Quartus II z edycją algorytmu
w edytorze graficznym
2.1.3.2. Wstępne ustawienia parametrów: rodzaj układu
2.1.3.3. Kompilacja i ustawienia parametrów kompilacji, symulacji ifittera
2.1.3.4. Symulacja
2.1.3.5. Symulacja sygnału taktującego
2.1.3.6. UŜycie i konfigurowanie funkcji LPM
2.1.3.7. Analiza raportu kompilacji
2.1.3.8. Optymalizacja procesu projektowego i działania układu:
Tools/Advisors (Power, Resource i Timing Optimization Advisor)
2.1.3.9. Analiza narzędzi wizualizacji interpretacji algorytmu
w FPGA: Tools/Netlist Viewers oraz RTL, State Machine
i Technology Map Viewer
2.1.3.10. Analiza narzędzi podglądu zasobów FPGA
2.1.3.11. Zajęcia własne
2.1.4.
Podsumowanie
12
2.2.
2.2.1.
2.2.2.
2.2.3.
2.2.3.1.
2.2.3.2.
2.2.3.3.
2.2.3.4.
2.2.3.5.
2.2.3.6.
2.2.3.7.
Język opisu sprzętu VHDL
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
Utworzenie jednostek VHDL w programie QUARTUS II
Zawartość pliku VHDL
Definicja multipleksera
Zadanie do samodzielnego rozwiązania
Mapowanie portów I/O jednostki VHDL
Zadanie: wykonać multiplekser pięć wejść do jednego wyjścia
Zadanie do wykonania
21
21
21
21
21
23
24
24
25
26
27
2.3.
2.3.1.
2.3.2.
2.3.3.
2.3.3.1.
2.3.3.2.
Sterowanie wyświetlaczem LED w języku VHDL
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
Wykonanie dekodera binarnego dla wyświetlacza LED
Funkcje narzędzia Assignment Editor dla portów I/O oraz
programowania układu FPGA
Zadanie do wykonania
Podsumowanie
28
28
28
28
28
2.3.3.3.
2.3.3.4.
12
12
12
13
13
15
15
16
17
18
19
19
19
20
20
20
29
30
32
2.4.
2.4.1.
2.4.2.
2.4.3.
2.5.
2.5.1.
2.5.2.
2.5.3.
2.5.3.1.
2.5.3.2.
2.5.3.3.
2.5.3.4.
2.5.3.5.
2.5.3.6.
2.5.3.7.
2.6.
Realizacja algorytmów sekwencyjnych przy uŜyciu edytora
grafów stanów maszynowych w Quartus II
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
Graficzna realizacja algorytmu sekwencyjnego w edytorze grafów
stanów maszynowych pakietu Quartus II
Generowanie kodu VHLD na podstawie graficznego projektu
algorytmu
Weryfikacja symulacyjna działania realizowanego algorytmu
Debugowanie i kontrola projektu FPGA w programie
Quartus II
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
Programowanie układu FPGA w pakiecie Quartus II
Debugowanie układu FPGA Altera z uŜyciem narzędzia
SignalTap II Logic Analyzer
Konfigurowanie wyzwalania podstawowego
Wyzwalanie wielopoziomowe
Edycja zaawansowanych funkcji wyzwalania
Debugowanie układu FPGA Altera z wykorzystaniem narzędzia
In-System Memory Content Editor
Funkcja Simulation Debug dla edytora przebiegów symulacyjnych
w Quartus II
33
33
33
33
33
37
38
40
40
40
41
41
42
45
45
45
46
46
2.6.3.2.
2.6.3.3.
2.6.3.4.
2.6.3.5.
Realizacja algorytmów sekwencyjnych z wykorzystaniem
języka VHDL
Cel ćwiczenia
Wprowadzenie
Składnia process i kodowanie działania układu
Zmienne i sygnały
Biblioteki, funkcje arytmetyczne i funkcje konwersji typów
w VHDL
Przebieg ćwiczenia
Utworzenie projektu, ustawienie parametrów syntezy
i kompilacji oraz utworzenie pliku edycji graficznej
Realizacja przerzutnika typu D w języku VHDL
Realizacja licznika (z komparacją) w języku VHDL
Zmienne i sygnały
Przykład problemów syntezy wyraŜeń warunkowych
2.7.
2.7.1.
2.7.2.
2.7.3.
Implementacja generatora PWM w układach cyfrowych
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
55
55
55
57
2.8.
Język opisu sprzętu VHDL. Sterowanie przekształtników
energoelektronicznych DC-DC
Wprowadzenie-jednofazowy przekształtnik DC-DC
Zadanie do wykonania
62
62
63
2.6.1.
2.6.2.
2.6.2.1.
2.6.2.2.
2.6.2.3.
2.6.3.
2.6.3.1.
2.8.1.
2.8.2.
48
48
48
48
49
50
51
51
51
52
52
53
2.8.3.
2.8.4.
Dwupulsowy przekształtnik DC-DC
Zadanie do wykonania
2.9.
Język opisu sprzętu VHDL. Sterowanie impulsowego
prostownika jednofazowego o podwyŜszonym
współczynniku mocy
Cel ćwiczenia
Wprowadzenie - jednofazowy prostownik o podwyŜszonym
współczynniku mocy, podnoszący napięcie
Układ regulacji przekształtnika
Realizacja przekształtnika z zastosowaniem układu FPGA
Zadanie do wykonania
2.9.1.
2.9.2.
2.9.3.
2.9.4.
2.9.5.
2.10.
2.10.1.
2.10.2.
2.11.
2.11.1.
2.11.2.
2.11.2.1.
2.11.2.2.
2.11.2.3.
2.11.2.4.
2.11.2.5.
2.11.2.6.
2.11.3.
2.11.3.1.
2.11.3.2.
2.11.3.3.
2.11.3.4.
2.11.3.5.
2.12.
2.12.1.
2.12.2.
2.12.2.1.
2.12.2.2.
Generowanie sygnałów sterujących dla falowników
w układach FPGA
Cel ćwiczenia
Wprowadzenie
Realizacja i weryfikacja regulatorów dyskretnych
w układach FPGA
Cel ćwiczenia
Wprowadzenie
System ciągły
Systemy sterowania dyskretnego
Próbkowanie sygnału i przekształcenie Z
Dyskretyzacja członu całkującego i róŜniczkującego
Cyfrowa realizacja struktury równoległej regulatora PID
Cyfrowa realizacja struktury regulatora PID na podstawie
dyskretyzacji równania przyrostu wyjścia regulatora
Realizacja FPGA regulatora PID
Przebieg ćwiczenia
Wybór pola operacyjnego i formatu obliczeniowego
Realizacja zadawania sygnału wejściowego
Projekt dyskretnego regulatora PI zrealizowanego
w układzie FPGA
Realizacja cyfrowego modelu obciąŜenia RL w układzie FPGA
Analiza zamkniętego układu regulacji w układzie FPGA
64
65
67
67
67
69
70
72
73
73
73
77
77
77
77
78
79
80
82
84
86
86
87
87
89
90
92
Podstawy sterowania z wykorzystaniem transformacji
sygnałów z systemów trójfazowych do dwuwymiarowych
lub dq
układów współrzędnych
94
Cel ćwiczenia
Wprowadzenie
Transformacja wielkości fazowych do układu dwuwymiarowego
Wektor opisany w nieruchomym układzie współrzędnych
94
94
94
95
2.12.2.3. Wektor opisany w wirujących układach współrzędnych (dq)
2.12.3.
Przebieg ćwiczenia
2.12.3.1. Przygotowanie sygnałów testowych dla sprawdzenia
poprawności przekształceń
2.12.3.2. Wyliczenie przekształceń sygnałów
96
98
98
99
2.13.
Modulacja szerokości impulsów reprezentowanych
w stacjonarnym układzie Współrzędnych
100
2.13.1.
2.13.2.
2.13.3.
2.13.3.1.
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
Zadanie do wykonania
100
100
103
104
2.14.
2.14.3.
2.14.4.
Realizacja modelu trójfazowego mostka tyrystorowego
w układzie FPGA oraz badanie własności modelu
Cel ćwiczenia
Wprowadzenie - model FPGA trójfazowego prostownika
tyrystorowego
Komutacja
Przebieg ćwiczenia
2.15.
2.15.1.
2.15.2.
2.15.3.
2.15.3.1.
2.15.3.2.
2.15.3.3.
2.15.3.4.
Sprzętowa realizacja analizy widmowej w układzie FPGA
Cel ćwiczenia
Wprowadzenie-własności funkcji Walsha dla analizy widmowej
Przebieg ćwiczenia
Przygotowanie danych do analizy
Realizacja generatora Walsha
Wyliczenie współczynników Walsha sygnału
Konwersja współczynników Walsha na współczynniki Fouriera
2.14.1.
2.14.2.
Implementacja modelu trójkomórkowego przekształtnika
energoelektronicznego w układzie FPGA.
2.16.1.
Cel ćwiczenia
2.16.2.
Wprowadzenie
2.16.2.1. Model matematyczny układu przekształtnika
wielokomórkowego DC - DC
2.16.3.
Przebieg ćwiczenia
2.16.4.
Zadanie do wykonania
105
105
105
109
110
112
112
112
116
116
117
118
119
2.16.
2.17.
120
120
120
121
125
126
2.17.1.
2.17.2.
Weryfikacja algorytmów FPGA dla zamkniętego układu
regulacji jednofazowego falownika napięcia
zaimplementowanego w systemie fotowoltaicznym
dołączonym do sieci elektroenergetycznej
Cel ćwiczenia
Wprowadzenie
127
127
127
2.18.
2.18.1.
2.18.2.
2.18.3.
2.18.4.
Implementacja procesorów SOFT CORE w układzie FPGA
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
Zadania do wykonania
132
132
132
132
146
2.19.
Podstawy programowania w języku C w środowisku
NIOS II IDE (Integrated Development Environment)
Cel ćwiczenia
Wprowadzenie
Przebieg ćwiczenia
Zadania do wykonania
147
147
147
147
147
2.19.1.
2.19.2.
2.19.3.
2.19.4.
2.20.
2.20.1.
2.20.2.
2.20.3.
2.20.4.
2.20.5.
Obsługa peryferiów procesora NIOS II
Cel ćwiczenia
Przebieg ćwiczenia
Zadanie do wykonania
Odczyt danych z magistrali układu FPGA
Przerwanie wyzwalane zmianą stanu klawisza –
przykładowy program
Przerwanie od timera
Zadania do wykonania
150
150
150
152
152
Dodatki
Przypisanie pinów układu FPGA (typu EP2C35F672C6) do
elementów zewnętrznych (assigment)
157
4.
Zakończenie
169
5.
Literatura
170
2.20.6.
2.20.7.
3.
3.1.
oprac. BPK
152
155
156
157