TM Kolokwium 1

TM Kolokwium 1
1. Różnice pomiędzy sygnałami –M1 a –RD (lub MREQ, IORQ, WR) polegają na:
– RD, MREQ, IORQ, WR są liniami trójstanowymi, a M1 nie (z80cpu.pdf, s. 27)
2. W efekcie wykonania sekwencji instrukcji EI, DI, RETN procesor Z80:
– zablokuje przerwania maskowalne, załaduje 2 bajty z wierzchołka stosu do rejestru PC SP += 2
3. Procesor przechodzi do stanu HALT w wyniku:
– wykonania instrukcji HALT (z80cpu.pdf, s. 26)
4. Procesor może odwoływać się do pamięci instrukcją LD i OUT jeśli:
– podłączymy do wejść sterujących pamięci odpowiednie sygnały: WE = WR, OE = RD, CE = (IORQ
+ MREQ )
5. Obsługa przerwania w procesorze Z80 może przerwać obsługę innego przerwania jeżeli
– przerwanie przychodzące jest niemaskowane
– w procedurze obsługi przerwania maskowalnego przerwania zostały odblokowane
6. Pamięć nieulotna w systemie mikroprocesorowym jest używana do:
– przechowywania stałych danych i programów (np. BIOS)
7. Odblokowanie przerwań w procesorze Z80 następuje w wyniku:
– po instrukcji następnej po EI
– po wykonaniu instrukcji RETN (jeśli przerzutnik IFF2 wskazuje, że przerwania były odblokowane
przed rozpoczęciem obsługi przerwania niemaskowanego)
8. Wykonanie instrukcji RETN i RETI jest równoważne, gdy:
– Żadne urządzenie nie czeka na potwierdzenie zakończenia obsługi przerwania, aby odblokować
łańcuch przerwań
– IFF1 == IFF2
9. Sygnał Chip Select (Chip Enable) w pamięci półprzewodnikowej służy do:
– Wybierania jednej z kości pamięci spośród wszystkich podłączonych do jednej szyny
10. Kiedy procesor wychodzi ze stanu HALT?
– Kiedy otrzyma przerwanie niemaskowane lub otrzyma przerwanie maskowalne, o ile przerwania
maskowalne były włączone przed wykonaniem instrukcji HALT
– Reset (z80cpu.pdf s. 36)
11. Czas obsługi przerwania w systemie z rotującymi priorytetami jest:
– Zależny od historii przerwań, ostatnio obsługiwane urządzenie ląduje na końcu kolejki
priorytetowej, jest obsługiwane jako ostatnie (najdłuższy czas oczekiwania). Statystycznie równy dla
wszystkich przerwań
12. Czas obsługi przerwania w systemie z ustalonymi priorytetami jest:
– Niezależny od historii przerwań, jedynie od faktu zgłoszenia przerwania przez urządzenie o
wyższym priorytecie
13. Co to znaczy, że system mikroprocesorowy jest normalnie niegotowy?
– To znaczy, że cykl transmisji jest kończony po potwierdzeniu przez moduł bierny
14. Co to znaczy, że system mikroprocesorowy jest normalnie gotowy?
– To znaczy, że cykl transmisji jest wydłużany w razie potrzeby (TM_2005.pdf, s. 7)
15. Kiedy polecenia DI, EI, RETI są równoważne RETN
– Przy takich samych warunkach jak 8. ?
17. Przejęcie szyny polega na:
– Doprowadzaniu przez urządzenie zewnętrzne sygnału HOLD ( intel 8080 ) lub BUSREQ ( z80 ) do
wejścia mikroprocesora nakazującemu mu zwolnienie magistrali
– Z80 bada pod koniec każdego cyklu zapisu lub odczytu z pamięci stan BUSREQ i jeżeli zmieni się
on na niski następuje zwolnienie magistral. BUSREQ ma wyższy priorytet niż NMI
– Następuje wprowadzenie linii danych, adresu i wyjść sterujących ( MREQ, IOREQ, WR, RD ) w
stan wysokiej impedancji
– CPU bada pod koniec każdego cyklu stan BUSREQ i jeżeli zmieni się on na wysoki, przejmuje
kontrole nad magistralami
18. Podobieństwa i różnice między pamięciami OTPROM i EEPROM
– OTPROM do wykasowania pamięci wymaga silnego światła UV, jednak nie posiada okienka ( jak
EPROM ), więc możliwe jest jej zaprogramowanie tylko raz
– EEPROM jest kasowalne elektrycznie i taką pamięć można przeprogramować w układzie w którym
jest zainstalowana
– Zarówno OTPROM jak i FLASH są pamięciami nieulotnymi, po wyłączeniu zasilania dane nie
zostają utracone
– Są przetestowane przed opuszczeniem fabryki.
19. Zablokowanie przerwań następuje w wyniku:
– wykonania instrukcji DI
– przyjęcia przerwania maskowalnego
– restartu systemu
20. Różnice i podobieństwa między EPROM i FLASH
– EPROM kasowalne całościowo za pomocą światła UV, Flash kasowalne elektrycznie i tylko
wskazane adresy
– Zarówno EPROM jak i FLASH są pamięciami nieulotnymi, po wyłączeniu zasilania dane nie zostają
utracone
– EPROM w celu przeprogramowania wymaga wyjęcia z układu, FLASH można przeprogramować
bez wyjmowania
21. Czy Z80 jest gotowy czy niegotowy ? i co to znaczy.
– Z80 jest normalnie gotowy, tzn. cykl transmisji jest wydłużany w razie potrzeby, procesor nie czeka
na zapas
22. Czym różni się sygnał WR od HALT
– WR jest 3-stanowe, HALT 2-stanowe
– HALT oznacza, że procesor jest po wykonaniu instrukcji HALT, i wykonuje instrukcje NOP do
czasu nadejścia przerwania lub resetu. WR, oznacza że na szynie danych znajduje się słowo, które
powinno zostać zapisane do pamięci lub urządzeń I/O
23. Pamięć nieulotna w systemie mikroprocesorowym używana jest do:
– Przechowywania programu oraz stałych (tablice konwersji oraz komunikaty ?)
24. Obsługa przerwania w procesorze Z80 może przerwać obsługę innego przerwania jeżeli:
– Przerwanie przychodzące jest niemaskowalne lub jeżeli przerwanie przychodzące jest maskowalne i
przerwanie są włączone
25. Różnice i podobieństwa RAM vs NVRAM
– RAM wymaga zasilania, aby nie utracić zawartości, NVRAM nie
– RAM oferuje szybszy dostęp do pamięci niż urządzenia NVRAM
26. DI RETI jest równoważne RETN gdy..
– IFF2 wskazuje, że przerwania były zablokowane
– Żadne urządzenie nie czeka na potwierdzenie zakończenia obsługi przerwania, aby odblokować
łańcuch przerwań
27. Wydłużanie cykli dostępu do szyny w Z80 polega na...
– Odświeżaniu zawartości pamięci dynamicznych ??
– Podaniu sygnału niskiego na wejście Wait Z80
Projektowe:
1. Zaprojektować pełny dekoder wybierający trzy układy pamięci 8kbitów i adresach
bazowych 0, 4000h, 9000h współpracujący z szyną Z80
Przestrzeń adresowa każdej z pamięci to 8kb / 8 = 1kbajtów
0000h-1000h ( 0000 – 0001 )
4000h-5000h ( 0100 – 0101 )
9000h-A000h ( 1001-1010 ).
2. Zaprojektować układ realizujący zapis danych do czterech rejestrów typu 74574
mapowanych w przestrzeni wejścia wyjścia pod adresami 84h, 86h, 88h, 8Ah współpracujący
z szyną Z80
84h:
86h:
88h:
8Ah:
1000 0100
1000 0110
1000 1000
1000 1010 -> Rozróżnialne są tylko 2,3,4 najmłodsze bity w adresie