arkusz zlecenia projektowego

SZP
Harmonogram Szczegółowy
Projekt Grupowy, sem.9, ETI PG
Nazwa i akronim projektu:
Sprzętowa realizacja szyfrowanego łącza radiowego. SRSR
Zleceniodawca:
Zleceniobiorca:
Numer zlecenia:
SME08_06
Kierownik projektu:
Nazwa / kod dokumentu:
Harmonogram Szczegółowy – SME08_06_HSzc
Nr wersji:
Odpowiedzialny za dokument:
Data pierwszego sporządzenia:
Katedra SME
reprezentowana
przez dr inż.
Jacka Jakusza
Jakub Fedoruk
Katedra SME
reprezentowana przez dr
inż. Jacka Jakusza
Opiekun projektu:
Dr inż. Marek Wójcikowski
01
Jakub Fedoruk
20.10.08
Data ostatniej aktualizacji:
20.10.08
Wersja
01
1
1.1
Opis modyfikacji
Historia dokumentu
Rozdział / strona
Wersja wstępna
Całość
Autor modyfikacji
Arkadiusz
Kalinowski,
Jakub
Fedoruk
Data
20.10.2008
Wprowadzenie - o dokumencie
Cel dokumentu
- uaktualnienie i uściślenie Zlecenia Projektowego,
- szczegółowe rozplanowanie pracy Zespołu do momentu odbioru projektu przez Klienta
- zdefiniowanie i dystrybucja zadań, terminów ich realizacji, określenie produktów (w tym dokumentacji),
osób odpowiedzialnych za nie
1.2
Zakres dokumentu
- uaktualnione założenia, cele i zakres, projektu,
- harmonogram szczegółowy,
- zdefiniowanie produktów oraz dokumentacji
1.3
Odbiorcy
- Katedra Systemów Mikroelektronicznych – klient wewnętrzny
- dr inż. Jacek Jakusz – opiekun katedralny projektu
- dr inż. Marek Wójcikowski – opiekun projektu
- grupa projektowa – w składzie podanym poniżej
1.4
Terminologia
KSME – Katedra Systemów Mikroelektronicznych
ETI – Elektronika, Telekomunikacja i Informatyka
PG – Politechnika Gdańska
2
2.1
Założenia projektu/przedsięwzięcia
Dane o zespole projektowym
- dr inż. Marek Wójcikowski
- Jakub Fedoruk – kierownik zespołu
- Krzysztof Jaczyński – członek zespołu
SME08_06_HSzc_01_2008_10_23_JF.doc
1/3
Data ostatniego wydruku 2010-03-16 14:22
SZP
Harmonogram Szczegółowy
Projekt Grupowy, sem.9, ETI PG
- Marek Chomnicki – członek zespołu
- Arkadiusz Kalinowski – członek zespołu
2.2
Opis zadań projektowych
- Stworzenie algorytmu szyfrowania AES
- Dodanie algorytmu obsługi interfejsu RS232
- Integracja komponentów i projektowanie dodatkowych elementów scalających system
- Stworzenie ostatecznej wersji systemu i jego przetestowanie
2.3
Zleceniodawca
Zleceniodawca to Katedra Systemów Mikroelektronicznych, reprezentowana przez dr inż. Jacka Jakusza
2.4
Zleceniobiorca
PG, Wydział ETI, Katedra SME.
2.5
Finansowanie prac projektowych/finansowanie przedsięwzięcia
Całość projektu finansowana jest z środków KSME.
3
3.1
Cele i zakres projektu/przedsięwzięcia
Cele projektu – przeznaczenie wyrobu
Gotowy do użytku/produkcji układ mikroelektroniczny realizujący dwukierunkowe szyfrowane przesyłanie
sygnałów protokołu szeregowego RS-232 drogą radiową.
3.2
Rodzaj produktu (prac projektowych/przedsięwzięcia)
Oczekujemy, że otrzymamy oprogramowanie umożliwiające wykorzystanie dwóch układów FPGA wraz z
transceiverami do zdalnej, szyfrowanej komunikacji RS232. Wynikiem prac projektowych ma być dokumentacja
projektowa systemu wskazująca wszystkie czynności potrzebne do wdrożenia oraz pliki VHDL potrzebne do
zaprogramowania układów FPGA.
3.3
Zakres prac
- stworzenie oprogramowania układów FPGA w postaci plików w języku VHDL
- doświadczalna weryfikacja poprawności kodu
- wykonanie dokumentacji
3.4
Warunki odbioru
Produkt powinien spełniać warunki postawione w specyfikacji wymagań, przejść testy funkcjonalne
wynikające ze specyfikacji.
SME08_06_HSzc_01_2008_10_23_JF.doc
2/3
Data ostatniego wydruku 2010-03-16 14:22
SZP
4
Harmonogram Szczegółowy
Projekt Grupowy, sem.9, ETI PG
Harmonogram prac zespołu projektowego
4.1
Etapy projektowania zespołu
1
Analiza rozwiązań
Analiza możliwych rozwiązań problemów
napotkanych w czasie testowania wersji
podstawowej projektu.
Cała grupa
2008-1002
2008-1025
2
Stworzenie algorytmu
szyfrowania AES
1.Stworzenie modułu szyfrowania algorytmem
AES.
Krzysztof
Jaczyński,
2008-1025
2008-1220
2.Stworzenie modułu deszyfrowania algorytmem
AES.
Marek
Chomnicki
2008-1025
2008-1220
3.Stworzenie modułu do wprowadzania klucza dla
algorytmu AES.
3
Dodanie algorytmu obsługi
interfejsu RS232 oraz
ewentualne usprawnienia
1.Stworzenie podstawowej komunikacji za pomocą
interfejsu RS232.
2.Dodanie możliwości zmiany prędkości transmisji.
Fedoruk Jakub,
Kalinowski
Arkadiusz
4
Projektowanie systemu
Integracja komponentów i projektowanie
dodatkowych elementów scalających system.
Cała grupa
2008-1002
2008-1220
5
Stworzenie ostatecznej wersji
systemu i jego
przetestowanie
1.Połączenie wszystkich modułów w ostateczny
system.
Cała grupa
2008-1220
2008-2-15
2.Przeprowadzenie testów funkcjonalnych.
3.Wprowadzenie ewentualnych poprawek.
4.Sprawdzenie stworzonej dokumentacji,
ewentualne poprawki.
4.2
Zadania projektowe kierownika zespołu
- Algorytm obsługi interfejsu RS-232
- Integracja komponentów
- Wprowadzenie ewentualnych poprawek
4.3
Zadania projektowe 1 członka zespołu
- Stworzenie modułu do wprowadzania klucza dla algorytmu AES.
- Połączenie wszystkich modułów w ostateczny system.
4.4
Zadania projektowe 2 członka zespołu
- Dodanie możliwości zmiany prędkości transmisji interfejsu RS-232.
- Przeprowadzenie testów funkcjonalnych.
4.5
Zadania projektowe 3 członka zespołu
- Stworzenie modułu szyfrowania i deszyfrowania algorytmem AES.
- Projektowanie dodatkowych elementów scalających system.
5
5.1
Przewidywana zawartość dokumentacji poszczególnych etapów
Opis ogólny dokumentacji
Dokumentacja techniczna wykonanego projektu ukazująca sposób działania urządzeń.
Dokumentacja techniczna projektu przedstawiająca pełne (lub częściowe) spełnienie założeń
projektowych.
6
Podwykonawcy
Nie planujemy wykorzystania podwykonawców.
SME08_06_HSzc_01_2008_10_23_JF.doc
3/3
Data ostatniego wydruku 2010-03-16 14:22