(System Level Modeling and Design) 2.
Transkrypt
(System Level Modeling and Design) 2.
Z1-PU7 (pieczęć wydziału) WYDANIE N1 Strona 1 z 3 KARTA PRZEDMIOTU 1. Nazwa przedmiotu: Modelowanie i projektowanie na poziomie systemowym 2. Kod przedmiotu: (System Level Modeling and Design) SLMD 3. Karta przedmiotu ważna od roku akademickiego: 2015/2016 4. Forma kształcenia: studia drugiego stopnia 5. Forma studiów: studia stacjonarne 6. Kierunek studiów: ELEKTRONIKA I TELEKOMUNIKACJA (WYDZIAŁ AEiI) 7. Profil studiów: ogólnoakademicki 8. Specjalność: 9. Semestr: 1 10. Jednostka prowadząca przedmiot: Instytut Elektroniki, RAu3 11. Prowadzący przedmiot: dr hab. inż. Andrzej Pułka 12. Przynależność do grupy przedmiotów: przedmioty wspólne 13. Status przedmiotu: obowiązkowy 14. Język prowadzenia zajęć: angielski 15. Przedmioty wprowadzające oraz wymagania wstępne: Zakłada się, że przed rozpoczęciem nauki niniejszego przedmiotu student posiada przygotowanie w zakresie funkcjonowania i projektowania nowoczesnych systemów cyfrowych opartych o układy mikroprocesorowe, tworzenia protokołów komunikacyjnych, synchronizacji bloków funkcjonalnych oraz podstaw programowania. Ponadto studenci powinni znać podstawy języków opisu sprzętu (VHDL, Verilog), a także podstawy programowania obiektowego w języku C++. 16. Cel przedmiotu: Celem przedmiotu jest uzupełnienie i rozwinięcie podstawowych informacji z zakresu metod projektowania i modelowania złożonych, wbudowanych systemów elektronicznych. W szczególności zostanie zaprezentowana transakcyjna metoda modelowania systemu elektronicznego wraz z taksonomią różnych modeli od ogólnie sformułowanego zadania do tworzenia pełnego modelu systemu z syntezą sprzętu, oprogramowania oraz protokołu transmisyjnego. Zostaną przedstawione podstawowe wymagania ogólne wobec języków opisu systemu, a następnie zostaną zaprezentowane poszczególne elementy składowe biblioteki języka SystemC stanowiącego nadzbiór języka C++. Jako alternatywne narzędzie zostanie zaprezentowany język SystemVerilog będący systemowym rozszerzeniem standardu języka opisu sprzętu Verilog. Główny nacisk zostanie położony na nowe elementy składowe obu narzędzi umożliwiające uzyskać większą elastyczność opisu oraz wprowadzać konstrukcje charakterystyczne dla złożonych systemów wbudowanych. Słuchacze zapoznają się z metodami tworzenia uniwersalnych interfejsów, kanałów transmisyjnych, protokołów komunikacyjnych, mechanizmów kontroli dostępu do zasobów, przetwarzania współbieżnego i wielowątkowego. Dodatkowo zostaną omówione elementy tworzenia asercji w obu językach. Umiejętność wykorzystywania tych elementów języka opisu sprzętu stanowi podstawę do budowania tzw. modeli weryfikacyjnych, które umożliwiają weryfikację poprawności działania modeli systemów wbudowanych. Wiedza zdobyta na wykładzie umożliwi słuchaczom efektywne korzystanie z nowoczesnych metod i narzędzi projektowania złożonych systemów elektronicznych na najwyższym poziomie abstrakcji. 17. Efekty kształcenia:1 1 należy wskazać ok. 5 – 8 efektów kształcenia Z1-PU7 Nr Opis efektu kształcenia W1 ma poszerzoną i pogłębioną wiedzę w zakresie algorytmów przetwarzania sygnałów, która pozwala zrozumieć działanie nowoczesnych systemów wbudowanych. W2 rozumie metodykę projektowania złożonych elektronicznych systemów wbudowanych; zna języki opisu sprzętu oraz SystemC, potrafi wykorzystać komputerowe narzędzia w projektowaniu, modelowaniu i symulacji układów i systemów U1 posługuje się językiem angielskim w stopniu wystarczającym do porozumiewania się, również w sprawach zawodowych, czytania ze zrozumieniem literatury fachowej, a także przygotowania i wygłoszenia krótkiej prezentacji na temat realizacji zadania projektowego lub badawczego U2 potrafi - przy formułowaniu i rozwiązywaniu zadań związanych z modelowaniem i projektowaniem elektronicznych systemów wbudowanych - integrować wiedzę pochodzącą z różnych źródeł K1 potrafi myśleć i działać w sposób kreatywny i przedsiębiorczy 18. Formy zajęć dydaktycznych i ich wymiar (liczba godzin) W.: 15 WYDANIE N1 Strona 2 z 3 Metoda sprawdzenia efektu kształcenia Forma prowadzenia zajęć Realizacja projektu wykład Odniesienie do efektów dla kierunku studiów K2A_W01 Realizacja projektu wykład K2A_W07 Realizacja projektu projekt K2A_U05 Realizacja projektu projekt K2A_U17 Realizacja projektu projekt K2A_K01 P: 15 19. Treści kształcenia: Wykład: Definicja pojęcia elektronicznego systemu wbudowanego SoC, omówienie podstawowych metod projektowania systemowego: wstępującej, zstępującej oraz pośredniej. Diagram Gajskiego-Kuhna. Przegląd nowoczesnych metod syntezy systemów wbudowanych, struktury sprzętowej, projekt mikroprocesora, wybór systemu operacyjnego, synteza oprogramowania, opracowanie protokołu transmisyjnego i synteza komunikacji wewnątrz systemu. Omówienie pojęć modeli obliczeniowych MoC oraz modeli transakcyjnych TLM. Język SystemC – ogólna definicja oraz projekt standardu języka, architektura bibliotek i modułów języka SystemC w odniesieniu do języka C++. Podstawowe typy danych, budowa modułów oraz procesów kombinacyjnych i sekwencyjnych. Przetwarzanie czasu w języku SystemC oraz metody modelowania współbieżności. Struktura podstawowych kanałów komunikacyjnych, tworzenie struktur hierarchicznych oraz metody definiowania komunikacji międzyblokowej w strukturach hierarchicznych. Porównanie języka SystemC do języka SystemVerilog. Zasadnicze elementy obu standardów w świetle omówionych elementów języka SystemC. Standardy weryfikacyjne SVS oraz SVA. Krótkie omówienie i porównanie obu narzędzi, wprowadzenie do metod tworzenia modeli weryfikacyjnych VIP w językach SystemC oraz SystemVerilog. Projekt: W ramach projektu studenci powinni: 1. Uruchomić systemC w środowisku Visual Studio i skonfigurować niezbędne biblioteki; 2. Przeprowadzić symulację wybranych prostych modeli prostych układów cyfrowych; 3. Zaprojektować i wykonać model w języku SystemC własnego systemu wbudowanego według wytycznych prowadzącego. Następnie uruchomić symulację tego modelu i przeprowadzić analizę (weryfikację) poprawności jego działania 20. Egzamin: nie Z1-PU7 WYDANIE N1 Strona 3 z 3 21. Literatura podstawowa: 1. 2. 3. 4. 5. 6. Gajski, D. D., Abdi, S., Gerstlauer, A,. Schirner, G., Embedded System Design: Modeling, Synthesis, Verification, Springer, , July 2009. Ashenden P.J.: Digital Design – An Embedded Systems Approach Using VERILOG. Morgan Kaufman Publishers, San Francisco 2008. Mano M.M., Kime C.R.: Podstawy projektowania układów logicznych i komputerów. Wydawnictwo Naukowo-Techniczne, Warszawa 2007. Spears C.: SystemVerilog for Verification: A Guide to Learning the Testbench Language Features. Springer, 2nd edition, New York June 2007. SystemC: 1366 – 2011 IEEE Standard Specification SystemC Language Reference Manual. IEEE, New York, USA 3 January 2012. SystemVerilog, standard języka: 1800-2009 IEEE Standard for System Verilog-Unified Hardware Design, Specification, and Verification Language. 22. Literatura uzupełniająca: 1. 2. 3. 4. 5. Corben T.H., Leoserson C.E., Rivest R.L, Stein C.: Wprowadzenie do algorytmów. Wydawnictwo Naukowo-Techniczne, Wydanie 8, Warszawa 2007. Gajski D.D., Kuhn R.,: New vlsi tools. Computer Magazine, Vol. 16, No. 12, IEEE Computer Society Press Dec. 1983, p. 11–14. Gajski D.D., Jianwen Zhu, Dömer R., Gerstlauer A., Shuqing Zhao: SpecC: Specification Language and Methodology. Kluwer Academic Publishers, Boston 2000. Lamie E.L.: Real-Time Embedded Multithreading. CMP Books, San Francisco 2005, USA. Stallings W.: Organizacja i architektura systemu komputerowego, Wydawnictwo Naukowo-Techniczne, Wydanie 3, Warszawa 2004. 23. Nakład pracy studenta potrzebny do osiągnięcia efektów kształcenia Lp. Forma zajęć 1 Wykład 2 Ćwiczenia 0/0 3 Laboratorium 0/0 4 Projekt 5 Seminarium 6 Inne Suma godzin Liczba godzin kontaktowych / pracy studenta 15/10 15/20 0/0 / 30/30 24. Suma wszystkich godzin: 60 25. Liczba punktów ECTS: 2 26. Liczba punktów ECTS uzyskanych na zajęciach z bezpośrednim udziałem nauczyciela akademickiego: 1 27. Liczba punktów ECTS uzyskanych na zajęciach o charakterze praktycznym (laboratoria, projekty): 1 26. Uwagi: Zatwierdzono: ……………………………. ………………………………………………… (data i podpis prowadzącego) (data i podpis dyrektora instytutu/kierownika katedry/ Dyrektora Kolegium Języków Obcych/kierownika lub dyrektora jednostki międzywydziałowej)