MM str7 1 xF

REV 0.8
,
lu ard ST Sta rve
a
,
e
o
Ev B VR ers b S l
d
n
io 1, A trol We mo
t
a ‘5
n d
ni ri
o
e
r
c
fo cro dd s M the
e
s
d e
i
m mb oar rs, peC E B
e S
PI its ng roll gh r
K pi nt Hi fo
r
y
o
rte tot roc FID ers s
o c
r
Pr mi s, R mm lle
rs or ler gra tro
f ol
n
o
s
pr oco CB
e ntr
l
u o
m icr s, P for
c
e
t
t
m m ds
s
ne Sy T
te ar s
S
l
n
I
,
sy Bo tro
C
d
e PI or ion on b
,
es at roc We
R
c
u
AV pro val mic ed iro E
dd
ic ng PIC be ds m
M ni T, m
r
g S E oa rs,
i
s
, ts
e
B
de VR Ki ng roll
t
h
A ter pi
n
g
i
,
y
o
t
1 r
H
‘5 Sta oto roc ID c
r
e
rs P mi RF m
e
s
l
,
r
er fo ers ram trlv
g n
r
s
ll
Se ule tro pro oco
od con ms icr s,
m
ni net ste T m stem
er Sy , S sy Bo
h
et d In PIC sor on e
, ce ati
ic
e
R
m
o
u
Sp AV opr val IC e
r r
fo ic g E T, P mb
rs s M nin , S
E g
s
r
t
g
R
i
i
in
le
ol des , AV er K typ
B `51 tart roto roMinimoduł
S s P mic ,
PC for
s
z mikrokontrolerem
s ller
er for llers
d
ARM
ar tro erw les tro on b S du con ram
c
ro We imo et rog o
n
p
n
Instrukcja
ed Mi her m roc
d
d ds et ste ic
U ytkownika
ar rs, Sy T m r
o
B olle In , S so
tr ed IC oce ign
P
s
co Spe R, opr De
V cr
h
B Rtion
ig r A Mi
C
a
H f o rs
, Pone asolution
lu
Many ideas
s
e
s
l
v s
m
er ol
m ntr ste g E ard
co Sy nin Bo
Spis Tre ci
1 WPROWADZENIE .................................................................................................................................... 3
CECHY .......................................................................................................................................................... 3
2
BUDOWA MODUŁU ............................................................................................................................ 4
SCHEMAT BLOKOWY..................................................................................................................................... 4
ROZMIESZCZENIE WYPROWADZE .............................................................................................................. 5
MIKROKONTROLER STR71XF..................................................................................................................... 6
PAMI DATAFLASH .................................................................................................................................... 6
UKŁAD RESETU .......................................................................................................................................... 7
STABILIZATOR .............................................................................................................................................. 7
UKŁAD PODCI GAJ CY LINI D+ USB......................................................................................................... 7
ZŁ CZE JTAG.............................................................................................................................................. 8
3
PŁYTA EWALUACYJNA .................................................................................................................... 9
4
PARAMETRY TECHNICZNE ........................................................................................................... 10
5
POMOC TECHNICZNA ..................................................................................................................... 10
6
GWARANCJA ..................................................................................................................................... 10
7
ROZMIESZCZENIE ELEMENTÓW ................................................................................................. 11
8
WYMIARY ............................................................................................................................................ 12
9
SCHEMAT............................................................................................................................................ 12
1 Wprowadzenie
MMstr71xF jest uniwersalnym minimodułem dla mikrokontrolerów STR71xF firmy
STMicroelectronics. Mikrokontroler ten jest dost pny w obudowie TQFP64, która ze wzgl du na
zag szczony układ wyprowadze utrudnia stosowanie go w układach prototypowych i
amatorskich. My podj li my prób umieszczenia go na płytce o wymiarach 36x36 mm z układem
wyprowadze pasuj cym do ogólnie dost pnych druków prototypowych. Dodatkowo dodali my
stabilizator 3.3V, pami
szeregow DataFlash o pojemno ci do 4MB, układ monitoruj cy
napi cie zasilania oraz generatory sygnałów zegarowych dla procesora oraz interfejsu USB.
Wszystkie porty i sygnały mikrokontrolera wyprowadzili my przy pomocy dwurz dowych zł cz
szpilkowych o rastrze 0,1’. Minimoduł ten nie jest jedynie adapterem, ale kompletn płyt główn
dla STR71xF. Wystarczy podł czy napi cie zasilania, zł cze JTAG i mo emy zacz ładowa
256 kBajtów pami ci Flash mikrokontrolera. Dzi ki zintegrowaniu peryferii z mikrokontrolerem na
jednej płytce, zastosowanie modułu mo e skróci czas projektowania i ułatwi budow systemów
bazuj cych na mikrokontrolerach STR7, eliminuj c konieczno
projektowania obwodu
drukowanego. Do modułu dostarczone jest przykładowe oprogramowanie.
Moduł MMstr71xF mo e równie znale zastosowanie w pracowniach dydaktycznych uczelni
informatycznych i elektronicznych, jak równie posłu y do budowy prac dyplomowych.
Cechy
Minimoduł MMstr71xF:
• Kompletny, gotowy do u ycia system mikroprocesorowy
• Szybki mikrokontroler ARM STR711xF o wydajno ci do 66MIPS
• Szeregowa pami DataFlash o pojemno ci do 32Mbity (4MBajty)
• Niezawodny układ Resetu
• Wbudowany systemowy generator kwarcowy 16MHz
• Wbudowany generator kwarcowy 48MHz dla interfejsu USB
• Wbudowany rezonator 32.768kHz dla zegara RTC
• Wbudowany stabilizator 3.3V 400mA
• Napi cie zasilania modułu 3.3V lub 3.8 - 16V
• 2 x 26 wyprowadzenia z rastrem 0.1" (2.54mm), pasuj ce do wszystkich druków prototypowych
• Małe wymiary:36mm x 36mm
• Dost pna płyta ewaluacyjna i przykładowe oprogramowanie
3
2 Budowa modułu
Schemat blokowy
Schemat blokowy minimodułu MMstr71xF przedstawiono na rysunku:
PORT1(15:0)
USB
STR71xF
JTAG
PORT0(15:0)
RESET
DataFlash
16MHz
+3.3V Voltage
Regulator
48MHz
32kHz
USB D+
pullup circuit
Rysunek 1 Schemat blokowy minimodułu MMstr71xF.
Minimoduł mo na zamówi w ró nych konfiguracjach według nast puj cego selektora:
MMstr71xF – f – u – d
Rozmiar pami ci Flash:
0 – 64kB
1 – 128kB
2 – 256kB
Generator 48MHz dla USB:
0 – nie montowany
1 – montowany
Rozmiar pami ci DataFlash:
0 – brak pami ci DataFlash
1 – 16Mb
2 – 32Mb
Np.: MMstr711F-2-0-0 – minimoduł z mikrokontrolerem STR711FR2 (256kB Flash), bez generatora
48MHz, bez pami ci DataFlash.
4
Rozmieszczenie wyprowadze
Rysunek 2 Rozmieszczenie wyprowadze – widok z góry.
J1
Nazwa
Nazwa
J2
Nazwa
Nazwa
P0.0/S0.MISO/U3.TX
1
2
P0.1/S0.MOSI/U3.RX
P1.15/HTXD
1
2
P1.14/HRXD/I0.SDA
P0.2/S0.SCLK/I1.SCL
3
4
P0.3/S0.SSN/I1.SDA
P1.13/HCLK/I0.SCL
3
4
P1.10/USBCLK
P1.9
5
6
USBDN
P0.7/S1.SSN
USBDP
7
8
P1.8
9
10
P1.6/T1.OCMPB
(1)
P0.4/S1.MISO
(1)
5
6
P0.5/S1.MOSI
(1)
(1)
7
8
9
10
P0.9/U0.TX/BOOT0
P1.7/T1.OCMPA
P0.10/U1.RX/U1.TX/SCDATA
11
12
P0.11/U1.TX/BOOT1
P1.5/T1.ICAPB
11
12
P1.4/T1.ICAPA
P0.12/SCCLK
13
14
P0.13/U2.RX/T2.OCMPA
P1.3/T3.ICAPB/AIN.3
13
14
P1.2/T3.OCMPA/AIN2
P0.14/U2.TX/T2.ICAPA
15
16
BOOTEN
P1.1/T3.ICAPA/AIN.1
15
16
P1.0/T3.OCMPB/AIN.0
TDI
17
18
TMS
#RESET
17
18
#STDBY
TCK
19
20
TDO
V18BKP
19
20
UDP_PUP
TRST
21
22
P0.15/WAKEUP
NC
21
22
NC
+3.3V
23
24
CLK
NC
23
24
NC
VCC
25
26
GND
NC
25
26
NC
P0.6/S1.SCLK
P0.8/U0.RX/U0.TX
(1) – ko cówki u ywane do podł czenia pami ci DataFlash na module.
Szczegółowy opis portów mo na znale
w dokumentacji mikrokontrolera STR71xF.
5
Mikrokontroler STR71xF
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
Pami
32-bitowy rdze ARM7TDMI
od 64 do 256kB programowanej w systemie pami ci programu typu FLASH
od 16 do 64kB pami ci RAM
16kB pami ci FLASH przeznaczonej na dane u ytkownika
5 timerów z funkcjami input capture, output compare i z mo liwo ci generowania PWM
4 interfejsy UART
2 interfejsy I2C
2 interfejsy SPI
Interfejs SmartCard
Interfejs HDLC
Interfejs USB (STR711)
Interfejs CAN (STR712)
4-kanałowy 12-bitowy przetwornik A/C
Do 32 linii I/O
Kontroler przerwa
Tryby obni onego poboru mocy
Zegar RTC
Pojedyncze napi cie zasilania 3.3V (wewn trzny stabilizator 1.8V)
Interfejs JTAG
DataFlash
Minimoduł mo e zosta wyposa ony w pami DataFlash AT45DB161B lub AT45DB321C o pojemno ci
odpowiednio 16Mb lub 32Mb. Pami podł czona jest do szybkiej magistrali SPI o pr dko ci transmisji do
10Mb/s.
Układ pami ci aktywowany jest po podaniu niskiego poziomu logicznego na wej cie #CS. Wyprowadzenie
#CS podł czone jest do portu P0.7 (S1.SSN) mikrokontrolera. Poza P0.7 magistrala SPI zajmuje trzy
ko cówki procesora: P0.4, P0.5, P0.6. Nale y pami ta , e je eli zamontowana jest pami DataFlash, to
wymienione ko cówki portów nie mog by u ywane na zewn trz modułu. Oczywi cie magistrala SPI mo e
by wykorzystana do komunikacji z zewn trznymi peryferiami, pod warunkiem, e b d one posiadały wej cia
wyboru układu (CS). Poni szy schemat przedstawia poł czenie pami ci DataFlash wewn trz modułu.
U3
P0.5
P0.4
P0.6
P0.7
13
14
12
11
SI
SO
SCK
CS
DataFlash
VCC
RDY/BSY
RESET
WP
GND
AT45DB321C
6
1
2
3
7
+3.3V
C13
100n
GND
GND
Rysunek 3 Poł czenie pami ci DataFlash wewn trz modułu.
Szczegółowy opis układów DataFlash znajduj si na stronie firmy Atmel: www.atmel.com.
6
Układ RESETu
MMstr71xF posiada wbudowany układ kontroli napi cia zasilania zbudowany na układzie DS1818. Układ
generuje sygnał #RESET w przypadku, gdy warto napi cia zasilania jest mniejsza od 3V. Ma to miejsce
podczas wł czania lub wył czania napi cia zasilania gdzie napi cie VCC zmienia warto od 0 do 3.3V.
Układ nadzoru wykrywa równie chwilowe spadki napi cia VCC. Krótkotrwały spadek napi cia VCC poni ej
3V powoduj wygenerowanie sygnału zeruj cego o długo ci 100ms. Sygnał ten doprowadzony jest
bezpo rednio do wej cia zeruj cego mikrokontrolera oraz wyprowadzony jest na zł cze modułu i mo e by
u yty jako wyjcie do zerowania zewn trznych układów jak i jako wej cie do zerowania modułu, np. za pomoc
przycisku RESET. W takim przypadku przycisk RESET mo e zwiera lini #RESET bezpo rednio do masy.
Implementacja układu resetu została przedstawiona na poni szym schemacie.
+3.3V
R9
10k
U5
VCC
RST
GND
1
#RESET
+3.3V
2
3
GND
DS1818
Rysunek 4 Implementacja układu resetu w module.
Stabilizator
Minimoduł posiada wbudowany stabilizator 3.3V. Dzi ki temu mo e by on zasilany zarówno stabilizowanym
napi ciem 3.3V, doprowadzonym do ko cówki 23 zł cza J1 (+3.3V), jak i niestabilizowanym napi ciem z
zakresu 3.8 – 16V, doprowadzonym do ko cówki 25 tego samego zł cza (VCC). Je eli zasilanie dostarczane
jest do ko cówki VCC, to napi cie 3.3V wytwarzane jest na module za pomoc stabilizatora U2. Napi cie
3.3V mo e w takiej sytuacji by równie u ywane na zewn trz modułu pod warunkiem, e pobór pr du nie
przekroczy ok. 300mA.
D2
LL4148
SPX2920M3-3.3
C11
10u/16V
GND
TAB
VOUT
GND
VIN
2
+
U2
3
+3.3V
+
4
1
VCC
GND GND
C12
10u/16V
GND
Rysunek 5 Stabilizator 3.3V na module.
Układ podci gaj cy lini D+ USB
Host USB rozpoznaje obecno urz dzenia full-speed na magistrali na podstawie podci gania linii D+ do
wysokiego poziomu logicznego. W moduł MMstr71xF został wbudowany układ podci gaj cy, jest on
przedstawiony na rysunku poni ej.
7
Q1
+3.3V
R13
10k
R12
USBDP
1k5
BC 847
D1
#RESET
LL4148
UDP_PUP
Rysunek 6 Układ podci gaj cy lini D+
Podci ganie jest domy lnie wł czone poprzez rezystor polaryzuj cy R13. Aktywny sygnał resetu, lub niski
poziom na linii UDP_PUP (jest ona wyprowadzona na zł cze i mo e zosta poł czona z dowolnym portem
mikrokontrolera) powoduje wył czenie podci gania, co sygnalizuje hostowi odł czenie urz dzenia USB.
Zł cze JTAG
JTAG jest czteroprzewodowym interfejsem umo liwiaj cym przej cie kontroli nad rdzeniem procesora.
Mo liwo ci oferowane przez ten interfejs to m.in.: praca krokowa, praca z pełn szybko ci , pułapki
sprz towe oraz programowe, podgl d oraz modyfikacja zawarto ci rejestrów i pami ci. Sposób podł czenia
zł cza JTAG do minimodułu przedstawiono na rysunku:
+3.3V
+3.3V
Vsupply
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
J9
2
4
6
8
10
12
14
16
18
20
1
3
5
7
9
11
13
15
17
19
VTref
nTRST
TDI
TMS
TCK
RTCK
TDO
nSRST
DBGRQ
DBGACK
Header 10X2
M1
R40 R39 R38
10k 10k 10k
+3.3V
R41
10k
R35 R34 R36
10k 10k 10k
GND GND GND
GND
+3.3V
+3.3V
R7
10k
R3
10k
R26
C5
10n
GND
Q4
BC 847
GND
Q3
BC 847
10k
+3.3V
+5V
GND
R25
J1_1
J1_2
J1_3
J1_4
J1_5
J1_6
J1_7
J1_8
J1_9
J1_10
J1_11
J1_12
J1_13
J1_14
J1_15
J1_16
J1_17
J1_18
J1_19
J1_20
J1_21
J1_22
J1_23
J1_24
J1_25
J1_26
P0.0/S0.MISO/U3.TX
P0.1/S0.MOSI/U3.RX
P0.2/S0.SCLK/I1.SCL
P0.3/S0.SSN/I1.SDA
P0.4/S1.MISO
P0.5/S1.MOSI
P0.6/S1.SCLK
P0.7/S1.SSN
P0.8/U0.RX/U0.TX
P0.9/U0.TX/BOOT.0
P0.10/U1.RX/U1.TX/SCDATA
P0.11/U1.TX/BOOT.1
P0.12/SCCLK
P0.13/U2.RX/T2.OCMPA
P0.14/U2.TX/T2.ICAPA
BOOTEN
JTDI
JTMS
JTCK
JTDO
JTRST
P0.15/WAKEUP
+3.3V
CK
VCC
GND
P1.15/HTXD
P1.14/HRXD/I0.SDA
P1.13/HCLK/I0.SCL
P1.10/USBCLK
P1.9
USBDN
USBDP
P1.8
P1.7/T1.OCMPA
P1.6/T1.OCMPB
P1.5/T1.ICAPB
P1.4/T1.ICAPA
P1.3/T3.ICAPB/AIN.3
P1.2/T3.OCMPA/AIN.2
P1.1/T3.ICAPA/AIN.1
P1.0/T3.OCMPB/AIN.0
RSTIN
STDBY
V18BKP
UDP_PUP
NC
NC
NC
NC
NC
NC
J2_1
J2_2
J2_3
J2_4
J2_5
J2_6
J2_7
J2_8
J2_9
J2_10
J2_11
J2_12
J2_13
J2_14
J2_15
J2_16
J2_17
J2_18
J2_19
J2_20
J2_21
J2_22
J2_23
J2_24
J2_25
J2_26
MMstr71xF
10k
GND
Rysunek 7 Poł czenie modułu MMstr71xF ze zł czem JTAG.
8
TCK
TDI
TDO
TMS
TRST
SRST
VCC
Vref
GND
OPIS WYPROWADZE
JTAG – sygnał zegarowy
JTAG – sygnał danych z układu docel.
JTAG – sygnał danych do układu docel.
JTAG – sygnał przeł czaj cy
Reset interfejsu JTAG
Sygnał RESET układu docelowego
Zasilanie emulatora
Wska nik zasilania układu docelowego
Masa
Rysunek 8 Zł cze JTAG.
Programator/emulator JTAG mo na znale na stronie:
- ARMCable I: http://www.propox.com/products/t_122.html
3 Płyta ewaluacyjna
Aby ułatwi projektowanie urz dze wykorzystuj cych minimoduł, przygotowana została płyta ewaluacyjna
EVBstr71xF. W jej skład wchodz elementy:
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
gniazdo pod moduł MMstr71xF
zł cze ze wszystkimi ko cówkami modułu MMstr71xF
zł cza wszystkich peryferii dost pnych na płycie
stabilizator +5V
wł cznik zasilania
port USB
dwa porty RS232 wraz z diodami sygnalizuj cymi prac
zł cze 1-Wire
zł cze programowania/debuggowania w systemie JTAG
zł cze pod wy wietlacz LCD 2x16
8 diod LED
4 klawisze
2 potencjometry
buzzer
pole prototypowe
9
4 Parametry techniczne
Mikrokontroler
STR71xF
Pami
Pami
do 256kB
do 64kB
programu
danych
Pami DataFlash
Ilo wej /wyj cyfrowych
do 512kB
do 32
Ilo
do 4
wej
analogowych
Zasilanie
3.3V lub 3.8 – 16V
Wymiary
Waga
36x36mm
ok. 80g
Zakres temperatur pracy
Wilgotno
0 – 70ºC
5 – 95%
Zł cza
Dwa zł cza szpilkowe 2x26 wyprowadzenia
5 Pomoc techniczna
W celu uzyskania pomocy technicznej prosimy o kontakt [email protected] . W pytaniu prosimy o
umieszczenie nast puj cych informacji:
•
•
•
Numer wersji modułu (np. REV 1)
Ustawienia rezystorów
Szczegółowy opis problemu
6 Gwarancja
Minimoduł MMstr71xF obj ty jest sze ciomiesi czna gwarancj . Wszystkie wady i uszkodzenia nie
spowodowanie przez u ytkownika zostan usuni te na koszt producenta. Koszt transportu ponoszony jest
przez kupuj cego.
Producent nie ponosi adnej odpowiedzialno ci za zniszczenia i uszkodzenia powstałe w wyniku u ytkowania
modułu MMstr71xF.
10
7 Rozmieszczenie elementów
Rysunek 9 Rozmieszczenie elementów na górnej warstwie.
Rysunek 10 Rozmieszczenie elementów na dolnej warstwie.
11
8 Wymiary
Rysunek 11 Wymiary - widok z góry.
Rysunek 12 Wymiary – widok z boku.
9 Schemat
12
mounted optionally
+3.3V
1
3
R1133R
U1
52
53
54
55
56
60
61
62
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
63
64
1
2
3
5
6
20
P0.8
P0.9
P0.10
P0.11
P0.12
P0.13
P0.14
P0.15
+3.3V
C2
100n
C3
100n
C4
100n
4
8
44
50
59
GND
GND
+3.3V
BLM11A221S
17
38
+3.3V
L1
C5
100n
GND
18
39
GND
29
30
GND
C6
10u
27
28
GND
58
57
C9
33n
V18BKP
26
25
GND
C10
1u
P1.0/T3.OCMPB/AIN.0
P1.1/T3.ICAPA/AIN.1
P1.2/T3.OCMPA/AIN.2
P1.3/T3.ICAPB/AIN.3
P1.4/T1.ICAPA
P1.5/T1.ICAPB
P1.6/T1.OCMPB
P1.7/T1.OCMPA
P0.8/U0.RX/U0.TX
P1.8
P0.9/U0.TX/BOOT.0
P1.9
P0.10/U1.RX/U1.TX/SCDATA
P1.10/USBCLK
P0.11/U1.TX/BOOT.1
P0.12/SCCLK
P1.13/HCLK/I0.SCL
P0.13/U2.RX/T2.OCMPA P1.14/HRXD/I0.SDA
P0.14/U2.TX/T2.ICAPA
P1.15/HTXD
P0.15/WAKEUP
V33
V33
JTDI
JTMS
JTCK
JTDO
JTRST
VSS
VSS
VSS
VSS
VSS
BOOTEN
V33IO-PLL
V33IO-PLL
CK
VSSIO-PLL
VSSIO-PLL
RTCXTI
RTCXTO
AVDD
AVSS
STDBY
RSTIN
V18
VSS18
USBDP
USBDN
V18
VSS18
V18BKP
VSSBKP
NU
TEST
31
32
33
34
35
36
37
40
OE
VCC
OUT GND
4
2
+3.3V
GND
HG-2150
48MHz
J1
P0.0
P0.2
P0.4
P0.6
P0.8
P0.10
P0.12
P0.14
TDI
TCK
TRST
+3.3V
VCC
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
41
45
46
P1.8
P1.9
P1.10
47
48
49
P1.13
P1.14
P1.15
+3.3V
J2
2
4
6
8
10
12
14
16
18
20
22
24
26
P0.1
P0.3
P0.5
P0.7
P0.9
P0.11
P0.13
BOOTEN
TMS
TDO
P0.15
CLK
GND
P1.15
P1.13
P1.9
USBDP
P1.7
P1.5
P1.3
P1.1
#RESET
V18BKP
Header 13X2
10
11
12
13
14
TDI
TMS
TCK
TDO
TRST
1
3
5
7
9
11
13
15
17
19
21
23
25
2
4
6
8
10
12
14
16
18
20
22
24
26
P1.14
P1.10
USBDN
P1.8
P1.6
P1.4
P1.2
P1.0
#STDBY
UDP_PUP
Header 13X2
BOOTEN
CLK
7
+3.3V
R10
GND
10k
19
1
3
5
7
9
11
13
15
17
19
21
23
25
R4 R5 R6 R7
10k 10k 10k 10k
R1 33R
R8 0R
1
3
U4
OE
VCC
OUT GND
4
2
+3.3V
GND
HG-2150
16MHz
R1433R
not mounted
21
22
X1
32.768kHz
23
24
R2
1M
C7
22p
42
43
GND
C8
22p
+3.3V
R3
10k
GND
15
16
#STDBY
#RESET
+3.3V
R9
10k
GND
STR710F
U5
VCC
RST
GND
1
GND
DS1811
+3.3V
2
3
GND
Q1
+3.3V
USBDP
USBDN
R13
10k
D2
R12
1k5
USBDP
BC 847
D1
#RESET
LL4148
GND
VIN
VOUT
C11
10u/16V
TAB
+
SPX2920M3-3.3
GND
VCC
U2
LL4148
3
GND GND
U3
+3.3V
+
4
1
2
C1
100n
9
51
+3.3V
P0.0/S0.MISO/U3.TX
P0.1/S0.MOSI/U3.RX
P0.2/S0.SCLK/I1.SCL
P0.3/S0.SSN/I1.SDA
P0.4/S1.MISO
P0.5/S1.MOSI
P0.6/S1.SCLK
P0.7/S1.SSN
U6
GND
C12
10u/16V
P0.5
P0.4
P0.6
P0.7
13
14
12
11
SI
SO
SCK
CS
UDP_PUP
DataFlash
VCC
RDY/BSY
RESET
WP
GND
AT45DB321C
6
1
2
3
7
+3.3V
C13
100n
GND
GND
http://www.propox.com
email: [email protected]
Title: MMstr71xF
Size:
Date: 27-04-2005
13
Rev:
File:
Sheet 1 of 1
1.00