CHARAKTERYSTYKI BRAMEK CYFROWYCH CMOS

P.Rz. K.P.E.
Laboratorium Elektroniki 2FD
2003/10/16
CHARAKTERYSTYKI BRAMEK CYFROWYCH CMOS
1. CEL ĆWICZENIA
Celem ćwiczenia jest eksperymentalne zilustrowanie zasad działania i podstawowych parametrów
elektrycznych funktorów logicznych wykonanych w technologiach CMOS
2. WSTĘP
Tematem ćwiczenia są podstawowe właściwości elementarnych bramek logicznych CMOS. Układ
badany umożliwia obserwację statycznych charakterystyk przejściowych uwy=f(uwe), obserwację prądu
zasilającego bramki w funkcji napięcia wejściowego iCC=f(uwe,) a także wybranych właściwości
dynamicznych bramek.
3. OPIS TECHNICZNO-FUNKCJONALNY WKŁADKI DM101C
A. Wkładka DM101C zawiera kilka układów, badanych w poszczególnych eksperymentach
a) buforowana bramka CMOS typu NOR, połączona w układ inwertera (B1-MCY74002),
b) niebuforowany inwerter CMOS - bramka B11 układu MCY74069,
c) kaskada czterech buforowanych inwerterów CMOS z układu MCY74001-bramki B7,B8,B9,B10,
d) kaskada czterech niebuforowanych inwerterów CMOS z układu MCY74069- bramki B12, B13, B14,
B15
e) układ impulsowego pobudzenia kaskad bramek CMOS do obserwacji czasu propagacji sygnału
przez bramki (bramki B3,B4,B5 układu 7403 i tranzystor T1),
f) wzmacniacz 741 służący do zwiększenia
zakresu napięcia wyjściowego wkładki
SN7212 przy obserwacji charakterystyk
przejściowych bramek CMOS.
g) bramki ECL z układu MC 10109, (badane
w odrębnym ćwiczeniu)
Płytę czołowa wkładki DM101C wraz z
opisami gniazd i przełączników przedstawiono
na Rys.1., a jej schemat ideowy na Rys.2.
B. Badane bramki zasilane są z zasilacza bramek
logicznych SN0312. W celu zasilania odpowiednich bramek napięcie zasilające należy
dołączyć do gniazda "suppły CMOS"
Podczas obserwacji statycznych charakterystyk
przejściowych oraz statycznych charakterystyk
poboru prądu zasilania badane bramki CMOS
należy sterować sygnałem z wkładki SN7212
doprowadzonym do wejścia "CMOS input".
Sygnał ten, po wzmocnieniu, doprowadzony
jest do wejścia badanej bramki CMOS, oraz do
wyjścia "x osc out". Do tego wyjścia dołączane
jest wejście X oscyloskopu (zamiast wyjścia "x
osc" na wkładce SN7212). Przebieg wyjściowy
badanej bramki doprowadzony jest do wyjścia
"CMOS outputs" A i B. Dołączenie zasilania,
Rys.1. Płyta czołowa wkładki DM101 C
wejścia i wyjścia odpowiedniej bramki do
gniazd na płycie czołowej dokonywane jest za
pomocą przełącznika "gates select". W położeniu "002" obserwacji podlega bramka B1 w położeniu
"069" obserwacji podlega bramka B11
C Po dołączeniu do wejścia "CMOS input" napięcia generatora stanów logicznych SN1211 możliwy jest
pomiar charakterystyk wyjściowych bramek B1 i B11 za pomocą wkładki SN1521.
P.Rz. K.P.E.
Laboratorium Elektroniki 2FD
2003/10/16
D W położeniu "001" przełącznika "gates select" zasilane są kaskady bramek B7 – B10 oraz B12 –B15. dla
których można dokonać pomiarów opóźnienia czasowego. Podczas obserwacji opóźnienia sygnałów
wnoszonego przez bramki CMOS, należy doprowadzić sygnał prostokątny z wyjścia "TTL" generatora
SN3012 do wejścia "shaper input". Do obserwacji dostępne są sygnały na wejściu bramek (gniazdo
"gates input") oraz na wyjściach bramek (gniazda "output 069" oraz "output 001 "). Zamiast wkładki
SN3012 można wykorzystać generator stacjonarny.
Rys.2. Schemat ideowy wkładki DM101C
4
WYKAZ APARATURY POMOCNICZEJ I OPIS WYBRANYCH WKŁADEK
Do wykonania ćwiczenia potrzebne są następujące przyrządy pomiarowe:
- dwukanałowa wkładka charakterograficzna XY - SN7212.
- generator stanów logicznych dwukanałowy
- SN1211
- generator impulsów prostokątnych
- SN3012
- zasilacz bramek logicznych
- SN0312
- regulowane obciążenie
- SN1521
- oscyloskop dwukanałowy
P.Rz. K.P.E.
Laboratorium Elektroniki 2FD
2003/10/16
Dwukanałowa wkładka charakterograficzna SN7212
Dwukanałowa wkładka charakterograficzna SN7212 (Rys.3)
umożliwia jednoczesną obserwację na ekranie oscyloskopu dwóch
napięciowych charakterystyk przejściowych układu badanego, bez
konieczności stosowania dodatkowego przełącznika elektronicznego.
Działanie tej wkładki polega na wykorzystaniu do rysowania drugiej
charakterystyki powrotnego biegu strumienia elektronowego.
Rozwiązanie to ma również zalety przy pracy jednokanałowej: strumień
powrotny rysuje w tym przypadku oś napięć wejściowych, a więc
zerowy poziom odniesienia. Dla wygody posługiwania się tą wkładką
napięcie wyjściowe ma kształt trapezowy, z dodatkowym płaskim
odcinkiem na poziomie zera. Na obserwowanej charakterystyce
widoczne są zatem trzy rozjaśnione punkty odpowiadające
minimalnemu, zerowemu i maksymalnemu poziomowi napięcia
wyjściowego.
Na płycie czołowej wkładki znajdują się dwa pokrętła regulacji
poziomów minimalnego i maksymalnego oraz gniazda odchylania
oscyloskopu X i Y, gniazdo sterowania układu badanego (output) i dwa
gniazda wejściowe (input A, input B), do których dołącza się wyjścia
układu badanego.
Dane techniczne
Amplituda napięcia wyjściowego regulowana w zakresie:
połówka dodatnia
0 ÷ 6.5 V
połówka ujemna
0 ÷ - 6.5 V
5
Rys.3. Płyta czołowa
wkładki charakterograficznej XY dwukanałowej
SN7212
ZAGADNIENIA WSTĘPNE I PROJEKTOWE
Zaprojektować i narysować w protokóle schematy pomiarowe do wszystkich pomiarów opisanych w
punkcie 6 instrukcji do tego ćwiczenia
6
OBSERWACJE I POMIARY
6.1. OBSERWACJA
STATYCZNYCH CHARAKTERYSTYK PRZEJŚCIOWYCH
ZASILAJĄCEGO W FUNKCJI NAPIĘCIA WEJŚCIOWEGO BRAMEK CMOS
ORAZ
PRĄDU
Obejrzeć na ekranie oscyloskopu i przerysować do protokołu. charakterystyki przejściowe oraz
charakterystyki prądu zasilającego w funkcji napięcia wejściowego buforowanych i
niebuforowanych bramek logicznych CMOS dla napięć zasilających 3V, 5V, 10V z wkładki SN0312
(uwaga! Nie należy włączać dostępnego napięcia ujemnego –5.2V gdyż grozi to uszkodzeniem
bramek CMOS). Do obserwacji wykorzystać przystawkę charakterograficzną SN7212. Przy napięciu
zasilającym 5V możliwa jest jednoczesna obserwacja charakterystyki przejściowej i charakterystyki
prądu zasilającego przy wykorzystaniu obu kanałów wkładki SN7212. Przy napięciach 3 V i 10 V
wskazane są jednak niezależne obserwacje i pomiary w.w. charakterystyk. Podyktowane jest to
koniecznością ustawienia optymalnych wzmocnień w osi Y oscyloskopu celem zapewnienia
dokładnych pomiarów.
6.2. OBSERWACJA PARAMETRÓW DYNAMICZNYCH BRAMEK CMOS
Zaobserwować i zmierzyć na oscyloskopie opóźnienie wnoszone przez buforowaną i
niebuforowaną bramkę CMOS przy pobudzaniu impulsowym przy różnych napięciach zasilania. Do
sterowania bramek wykorzystać wyjście "TTL" generatora SN3012 lub generatora stacjonarnego
P.Rz. K.P.E.
Laboratorium Elektroniki 2FD
2003/10/16
6.3. POMIAR OBCIĄŻALNOŚCI WYJŚCIOWEJ BRAMEK CMOS
Za pomocą wkładki SN1521 zmierzyć prądy wyjściowe buforowanych i niebuforowanych
bramek CMOS dla napięć wyjściowych równych progom poziomów logicznych. Pomiary
przeprowadzić dla różnych wartości napięcia zasilającego.
7. OPRACOWANIE WYNIKÓW
1. Wyjaśnić uwzględniając budowę wewnetrzną różnice w kształtach obserwowanych charakterystyk
przejściowych bramek CMOS, (patrz p. 6.1.)
2. Wyznaczyć zakresy napięć wejściowych określonych poziomami 10% i 90% przy zmianach napęcia
wyjściowego na charakterystykach przejściowych
3. Wyznaczyć dla różnych napięć zasilających bramki zakresy napięć wejściowych, dla których prąd
zasilania przyjmuje mierzalne w warunkach tego laboratorium wartości.
4. Wyznaczyć wartości napięć wejściowych dla których prąd zasilania osiąga maksimum
5. Porównać zakresy napięciowe wyznaczone w p 7.2 i 7.3
6. Wyjaśnić charakterystykę zasilania prądu zasilania w funkcji napięcia wejściowego uwzględniając
budowę wewnętrzną (patrz p. 6.1.)
7. Czy można mówić o liniowych zmianach charakterystyki przejściowej w funkcji napięcia zasilającego?
8. Wyjaśnić co to są bramki buforowane i niebuforowane i jakie są ich zastosowania.
9. Porównać i skomentować wyniki pomiarów dla bramek buforowanych i niebuforowanych,
(patrz p. 6.2.)
10. Wyjaśnić zależność czasu propagacji bramek od napięcia zasilającego na podstawie pomiarów (patrz p.
6.2.)
11. Wyjaśnić, jaki jest związek otrzymanych wyników z czasami propagacji sygnałów przez bramki przy
zmianach z poziomu wysokiego na niski i z niskiego na wysoki (z czasami tPHL i tPLH) (patrz p. 6.2.)
12. Wyjaśnić kierunek zmian maksymalnego prądu wyjściowego w funkcji napięcia wyjściowego, (patrz
p. 6.3.)
13. Określić ograniczenia występujące przy łączeniu bramek CMOS z innymi bramkami CMOS oraz z
bramkami wykonanymi w innej technologii/TTL, TTL-LS/. (patrz p. 6.3.)