Nazwa przedmiotu Reprogramowalne układy logiczne Kod 3552

Nazwa przedmiotu
Reprogramowalne układy logiczne
Nazwa angielska
Re-programmable Logic Devices
Kierunek studiów
Elektronika i telekomunikacja
Poziom studiów
Magisterski
Jednostka prowadz ca
Katedra Mikroelektroniki i Technik Informatycznych (K-25)
Kierownik i realizatorzy
dr in . W. Mara da, mgr in . Zbigniew Kulesza, mgr in . K. Szaniawski
Formy zaj
i liczba godzin
Semestr
W
IX
2e
-
3552
Kod
Liczba punktów
l
p
s
2
-
-
Charakterystyka
przedmiotu
Celem przedmiotu jest zapoznanie studentów z typami układów programowalnych:
analogowych, cyfrowych, konstrukcji SoC (System-on-Chip) oraz zasadami
projektowania układów elektronicznych wykorzystuj cych te elementy.
Wymagania wst pne
Układy elektroniczne (3020/1/2)
Teoria układów logicznych (3205)
Program ramowy
przedmiotu
WYKŁAD
I.
Podstawowe informacje na temat układów programowalnych i reprogramowalnych
1. Poj cia podstawowe - zało enia budowy i działania układów programowalnych
2. Komórka pami ci jako podstawowy element składowy układów
programowalnych - budowa, technologie wykonania
3. Elementy konstrukcyjne układów programowalnych - przegl d
4. Interfejsy programuj ce: koncepcja układów ISP, IAP, interfejs JTAG,
dynamiczne reprogramowanie w systemie
5. Podstawowe informacje na temat realizacji funkcji boolowskich, funkcji
kombinacyjnych, sekwencyjnych i automatów stanowych w układach
programowalnych
II. Klasyfikacja układów programowalnych, cechy charakterystyczne, preferencje
zastosowa
1. Cyfrowe układy programowalne PLD (PAL/GAL, PLA, CPLD, FPGA)
2. Cyfrowe układy programowalne bazuj ce na rdzeniach procesorów oraz
programowalne układy peryferyjne
3. Analogowe układy programowalne, układy hybrydowe
4. Układy PSoC (Programmable System-on-Chip)
III. Układy PLD (PAL/GAL, PLA, CPLD)
1. Poj cia podstawowe – makrokomórka, matryca AND i OR - przykładowe
realizacje
2. Omówienie budowy poszczególnych odmian układów PLD
3. Przykład projektowy w oparciu o układy MACH
IV. Zaawansowane układy PLD typu FPGA
1. Struktury podstawowe: makrokomórki, system poł cze
, wybrane struktury
specyficzne
2. Omówienie budowy wybranych odmian układów FPGA: Xilinx, Altera, Atmel
3. Przykład projektowy w oparciu o układy FPGA Xilinx
V. Narz dzia do opisu i projektowania układów PLD i FPGA
1. Schemat jako podstawowe narz dzie projektowe
2. Podstawowe j zyki opisu in ynierskiego elementów PLD: ABEL, CPUL
3. J zyki wysokiego poziomu - HDL: VHDL i Verilog
4. Zasady projektowania i opisu układów programowalnych - struktury
syntezowalne, podstawowe bł dy projektowe
VI. Praktyczne aspekty wykorzystywania układów programowalnych
1. Wykorzystanie układów programowalnych w przemy le
2. „ cie ka projektowa” dla optymalnego wykorzystania wła ciwo ci układów
programowalnych
3. Analiza czasowa jako narz dzie do wyboru i optymalizacji struktur
reprogramowalnych - przykład projektowy
4. Dynamiczne reprogramowanie w systemie, koncepcja IAP (In Application
Programmable)
LABORATORIUM
I.
Cz pierwsza – układy PLD
1. Wprowadzenie do rodowiska projektowego ispDESIGN i elementarna nauka
jego obsługi
2. Projektowanie prostych układów kombinacyjnych i sekwencyjnych w oparciu o
narz dzia projektowe: schemat, j zyk ABEL
3. Symulacja cyfrowa i analiza czasowa
4. Optymalizacja obwodu - redukcja zasobów oraz zwi kszanie maksymalnych
szybko ci pracy
II. Cz druga – układy FPGA
1. Wprowadzenie do rodowiska ActiveCAD i elementarna nauka jego obsługi
2. Projekt schematu logicznego prostego systemu cyfrowego
3. Synteza i implementacja układu w treningowej wersji układu FPGA Xilinx
Forma zaliczenia zaj
Zaliczenie wykładu – egzamin pisemny składaj cy si z 4 pyta
teoretycznych i 2
problemów do samodzielnego rozwi zania
Zaliczenie laboratorium – ocena ko
cowa jest wystawiana na podstawie wyników
pracy, sprawozdania oraz kolokwium przeprowadzanego na koniec semestru
Literatura podstawowa
Literatura uzupełniaj ca
Łuba T., Jasi
ski K., Zbierzchowski B. : Specjalizowane układy cyfrowe w strukturach
PLD i FPGA, WKŁ, Warszawa, 1997
Przeci tne obci enie studenta
Adres elektroniczny kierownika i głównych realizatorów
(zaj cia w uczelni + praca własna)
56 + 28
tel. 631-26-48, e-mail: [email protected]
Uwagi:
Data aktualizacji: 2003-05-27