ródła pr dowe
Transkrypt
ródła pr dowe
•r—d¸a prˆdowe 1. Najprostsze •r—d¸o prˆdowe •r—d¸em prˆdowym nazywamy uk¸ad wymuszajˆcy przep¸yw prˆdu o zadanym nat«ýeniu w pewnej ga¸«zi uk¸adu. Elementarnym •r—d¸em prˆdowym jest po prostu pojedynczy tranzystor MOS lub bipolarny. Oba rodzaje tranzystor—w majˆ taki zakres charakterystyk prˆdowo-napi«ciowych, w kt—rych prˆd w obwodzie wyjæciowym (drenu ID lub kolektora IC) bardzo s¸abo zaleýy od napi«cia na wyjæciu elementu (tj. napi«cia dren-•r—d¸o UDS lub kolektor-emiter UCE). Trzeba wi«c spolaryzowa• tranzystor MOS lub bipolarny w taki spos—b, by pracowa¸ w tym w¸aænie zakresie charakterystyk. Napi«cie w obwodzie wejæciowym (UGS lub UBE) okreæla prˆd, jaki p¸ynie w obwodzie wyjæciowym. Nie jest jednak oboj«tne, w jaki spos—b polaryzowany jest obw—d wejæciowy. Gdyby napi«cie UGS lub UBE mia¸o sta¸ˆ, niezaleýnˆ od temperatury wartoæ•, to w przypadku tranzystora MOS prˆd mala¸by z temperaturˆ, a w przypadku tranzystora bipolarnego wzrasta¸by, i to bardzo szybko. To nie jest dopuszczalne w wi«kszoæci zastosowaÄ. Prˆd ma¸o zmieniajˆcy si« z temperaturˆ moýna uzyska•, jeæli napi«cie polaryzujˆce UGS lub UBE otrzymuje si« jako spadek napi«cia na tranzystorze MOS lub bipolarnym w po¸ˆczeniu diodowym - rys. 1. a b Rys.1. Podstawowe uk¸ady •r—de¸ prˆdowych: (a) MOS, (b) bipolarnego Zasada dzia¸ania obu •r—de¸ jest taka sama i opiera si« na spostrzeýeniu, ýe jeæli napi«cie UGS lub UBE dla pary identycznych tranzystor—w jest takie samo, to takie same muszˆ by• wartoæci prˆd—w dren—w lub kolektor—w. Uk¸ad z tranzystorami MOS spe¸nia ten warunek, jeæli napi«cie UDS obu tranzystor—w jest wi«ksze od napi«cia nasycenia UDSsat. Uk¸ad z tranzystorami bipolarnymi dzia¸a nawet gdy UCE jest bardzo bliskie zeru. A zatem w obu uk¸adach mamy: I1 = I0 . Chcˆc okreæli• wartoæ• I 1 musimy okreæli• I0. Prˆd ten wynika z odpowiedniego r—wnania UGS + I0 R = U DD (1) U BE + I0 R = UCC (2) skˆd I0 = U DD − UGS R (3) I0 = UCC − U BE R (4) Wartoæci UGS lub UBE mozna wyznaczy• z r—wnaÄ opisujˆcych charakterystyki tranzystor—w. Dla tranzystora MOS (rys. 1a), pod warunkiem pracy tranzystor—w w zakresie nasycenia, mamy UGS = UT + 2 ID 1 L µCox W (5) a dla tranzystora bipolarnego U BE = kT IC ln q IES 0 (6) Po podstawieniu (5) do (3) otrzymamy r—wnanie kwadratowe ze wzgl«du na I0, a po podstawieniu (6) do (4) otrzymamy r—wnanie uwik¸ane. Jednak æcis¸e rozwiˆzania nie sˆ nam tutaj potrzebne. Istotne jest, ýe w przypadkach obu rodzaj—w •r—de¸ spe¸niony jest zwykle warunek: U GS << U D D lub U BE << UCC. Wynika to z faktu, ýe w (5) zwykle drugi sk¸adnik jest ma¸y wobec UT, a UT jest poniýej 1 V, zaæ z (6) moýna obliczy•, ýe przy typowych wartoæciach IC i IES0 oraz w temperaturze otoczenia UBE < 1V. Typowa wartoæ• UBE dla krzemowych tranzystor—w bipolarnych wynosi ok. 0,7V i s¸abo (logarytmicznie) zaleýy od IC. Widzimy wi«c, ýe prˆd I0 w obu przypadkach dla dostatecznie duýych napi«• zasilania UDD lub UCC uzaleýniony jest g¸—wnie od ilorazu UDD /R lub UCC/R. Gdyby rezystancja R mia¸a wartoæ• niezaleýnˆ od temperatury, mielibyæmy prˆd takýe praktycznie niezaleýny od temperatury. Rezystancje w uk¸adach scalonych rosnˆ ze wzrostem temperatury, ale zauwaýmy, ýe zar—wno UT, jak 2 i U BE malejˆ ze wzrostem temperatury, czyli we wzorach (3) i (4) mamy do czynienia z u¸amkami, w kt—rych zar—wno liczniki, jak i mianowniki majˆ wartoæci rosnˆce z temperaturˆ (zak¸adamy tu oczywiæcie, ýe napi«cia zasilania od temperatury nie zaleýˆ). Wyst«puje wi«c w mniejszym lub wi«kszym stopniu kompensacja zmian temperaturowych. Stabilnoæ• temperaturowa prˆd—w wymuszanych przez •r—d¸a prˆdowe wg rys.1 jest ca¸kowicie wystarczajˆca w wi«kszoæci zastosowaÄ. W przytoczonych wyýej rozumowaniach obliczaliæmy prˆd I0 i zak¸adaliæmy, ýe prˆd I1 jest mu dok¸adnie r—wny. Tak jednak w rzeczywistoæci nie jest. Prˆdy I0 i I1 nie sˆ dok¸adnie r—wne. Przyczyny r—ýnic: ¥ napi«cia UDS lub UCE obu tranzystor—w •r—d¸a nie sˆ r—wne, a prˆd, cho• s¸abo, to jednak zaleýy od tych napi«•, ¥ tranzystory nie sˆ dok¸adnie takie same (rozrzut produkcyjny), ¥ tranzystory nie znajdujˆ si« w identycznej temperaturze. W przypadku tranzystora bipolarnego jest jeszcze jedna przyczyna r—ýnicy prˆdy baz tranzystor—w. W wi«kszoæci przypadk—w identycznoæ• prˆd—w I 0 i I1 nie ma wi«kszego znaczenia. Waýne jest tylko to, ýe prˆd I1 ma¸o zaleýy od temperatury. Jeýeli jednak w konkretnym zastosowaniu identycznoæ• prˆd—w I0 i I1 jest istotna, to moýna do niej dˆýy• przez: (1) Zastosowanie tranzystor—w duýych i z d¸ugim kana¸em - znacznie d¸uýszym od minimalnej d¸ugoæci dopuszczalnej w danej technologii. Im d¸uýszy kana¸ tranzystora, tym s¸abszy wp¸yw napi«cia UDS na prˆd drenu. Duýe wymiary i d¸ugi kana¸ minimalizujˆ takýe rozrzuty produkcyjne. (2) Zastosowanie topografii minimalizujˆcej wp¸yw rozrzut—w lokalnych. Regu¸y sˆ nast«pujˆce: ¥ Oba trazystory powinny mie• dok¸adnie te same wymiary kana¸—w oraz obszar—w •r—d¸a i drenu. ¥ Oba tranzystory powinny mie• t« samˆ orientacj«. ¥ W obu tranzystorach kierunek przep¸ywu prˆdu powinien by• ten sam. ¥ Tranzystory powinny by• umieszczone w moýliwie najmniejszej odleg¸oæci jeden od drugiego. (3) Umieszczenie tranzystor—w w spos—b symetryczny wzgl«dem •r—de¸ ciep¸a w uk¸adzie, aby mia¸y moýliwie jednakowˆ temperatur«. Przyk¸ad topografii dw—ch tranzystor—w MOS spe¸niajˆcej podane wyýej kryteria pokazuje rys. 2. Kana¸ kaýdego tranzystora zosta¸ podzielony na 4 3 r—wnolegle po¸ˆczone kana¸y. Kana¸y tranzystor—w 1 i 2 sˆ wzajemnie przeplecione. W kaýdym z tranzystor—w jest taka sama liczba kana¸ow, w kt—rych prˆd p¸ynie z lewej do prawej, i kana¸—w, w kt—rych prˆd p¸ynie z prawej do lewej. Rys. 2. Para tranzystor—w nMOS - przyk¸ad topografii minimalizujˆcej rozrzuty lokalne Topografie tego rodzaju moýna stosowa• zawsze tam, gdzie niezb«dna jest minimalizacja rozrzut—w lokalnych, nie tylko w przypadku •r—de¸ prˆdowych. W przypadku tranzystor—w bipolarnych wystarcza zachowanie identycznych kszta¸t—w i wymiar—w tranzystor—w. Pojawia si« natomiast problem prˆd—w baz. Prˆd I0 nie jest r—wny prˆdowi kolektora tranzystora, lecz sumie prˆdu kolektora i dw—ch prˆd—w baz. Wprowadza to dodatkowˆ r—ýnic« mi«dzy prˆdami I0 i I1. Prˆd bazy tranzystora bipolarnego jest hFE razy mniejszy od prˆdu kolektora. Dla tranzystor—w o duýych wartoæciach hFE (100 ... 200 i wi«cej) prˆdy baz moýna pominˆ•, ale w uk¸adach scalonych moýna spotka• takýe tranzystory o wartoæciach hFE rz«du 10, a nawet mniejszych. Moýe tak by• na przyk¸ad w przypadku uýycia pasoýytniczych tranzystor—w bipolarnych w strukturach uk¸ad—w CMOS jako element—w aktywnych. Stosuje si« wtedy podstawowe •r—d¸o prˆdowe w wersji wzbogaconej o dodatkowy tranzystor, kt—rego rolˆ jest dostarczenie prˆd—w baz bezpoærednio ze •r—d¸a zasilania rys. 3. 4 Rys. 3. •r—d¸o prˆdowe ze zredukowanym wp¸ywem prˆd—w baz Dodatkowy tranzystor redukuje prˆd odga¸«ziajˆcy si« od prˆdu I0 hFE +1 krotnie. W uk¸adach CMOS na og—¸ rezystor R nie jest wykonywany jako zwyk¸y rezystor polikrzemowy. Typowe wartoæci prˆd—w drenu w analogowych uk¸adach CMOS sˆ na poziomie od kilkudziesi«ciu do kilkuset _ A. Przy napi«ciach zasilania wynoszˆcych kilka V rezystor R musia¸by mie• rezystancj« rz«du kilkudziesi«ciu do kilkuset k_ . Wykonanie takiego rezystora nie ma ekonomicznego sensu ze wzgl«du na powierzchni«, jakˆ musia¸by on zajˆ•. Zamiast rezystora stosuje si« zwykle odpowiednio spolaryzowany tranzystor MOS o tak dobranych wymiarach, aby p¸ynˆ¸ przezeÄ prˆd o wymaganym nat«ýeniu. Przyk¸ad pokazuje rys. 4. Powierzchnia takiego tranzystora jest wielokrotnie mniejsza, niý rezystora wykonanego jako æcieýka polikrzemowa. 5 Rys. 4. •r—d¸o prˆdowe, w kt—rym rol« rezystancji R pe¸ni tranzystor pMOS Om—wione wyýej podstawowe •r—d¸o prˆdowe ma liczne odmiany i ulepszenia. Wybrane uk¸ady •r—de¸ prˆdowych MOS i bipolarnych •r—d¸a prˆdowe sˆ tak powszechnie stosowane w uk¸adach analogowych, ýe warto pozna• kilka ich wariant—w i odmian majˆcych r—ýne poýyteczne cechy. W wielu zastosowaniach •r—d¸a prˆdowe powinny wykazywa• moýliwie jak najwi«kszˆ ma¸osygna¸owˆ rezystancj« wyjæciowˆ, tj. zmiany prˆdu I 1 wywo¸ane przez zmiany napi«cia na tranzystorze •r—d¸a T2 powinny by• jak najmniejsze. Dla najprostszego •r—d¸a rezystancja wyjæciowa r wy jest r—wna 1/g ds. Sposobem na powi«kszenie tej rezystancji jest dodanie w szereg z tranzystorem T2 drugiego tranzystora. Oto dwie wersje •r—d¸a o zwi«kszonej rezystancji wyjæciowej: •r—d¸o zwane kaskodowym i bardzo podobny uk¸ad zwany •r—d¸em Wilsona: b a Rys. 5. •r—d¸a prˆdowe o podwyýszonej rezystancji wyjæciowej: (a) •r—d¸o kaskodowe, (b) •r—d¸o Wilsona Zasada dzia¸ania obu •r—de¸ jest taka sama, jak •r—d¸a podstawowego. Dodatkowe tranzystory podnoszˆ jednak rezystancj« wyjæciowˆ. Obliczy• jˆ moýna zast«pujˆc tranzystory ich ma¸osygna¸owymi schematami zast«pczymi. Dla uk¸adu z rys. 5a otrzymuje si« rwy = gm 4 gds2 gds4 (7) 6 zaæ dla uk¸adu z rys. 5b wynik jest nieco bardziej skomplikowany rwy ≅ gm1gm 4 rin gm 2 gds4 (8) gdzie symbolem r i n oznaczono wypadkowˆ rezystancj« r—wnoleg¸ego po¸ˆczenia rezystancji rds1=1/ gds1 oraz rezystancji R (nie pokazanej na rys. 5), przez kt—rˆ dostarczany jest prˆd I0. W bardziej z¸oýonych uk¸adach wyst«puje wiele •r—de¸ prˆdowych zasilajˆcych r—ýne ga¸«zie uk¸adu prˆdami o r—ýnym nat«ýeniu. Bardzo pospolicie stosowanym rozwiˆzaniem jest w—wczas uýycie jednego tranzystora T1 w po¸ˆczeniu diodowym, kt—ry wytwarza napi«cie polaryzujˆce U GS lub U BE dla wielu •r—de¸ prˆdowych. Tranzystory tych •r—de¸ (odpowiedniki tranzystora T2 w •r—dle podstawowym) majˆ r—ýne szerokoæci kana¸—w lub r—ýne powierzchnie z¸ˆcz emiter-baza i dzi«ki temu dostarczajˆ prˆdy o r—ýnym nat«ýeniu. Ilustruje to rys. 6. a b 7 Rys. 6. Zespo¸y •r—de¸ prˆdowych: (a) MOS, (b) bipolarnych W przypadku tranzystor—w MOS, zak¸adajˆc jednakowe d¸ugoæci wszystkich kana¸—w T1 ... T6, moýna napisa•: I0 I I I I I = 1 = 2 = 3 = 4 = 5 WT 1 WT 2 WT 3 WT 4 WT 5 WT 6 (9) i podobnie w przypadku tranzystor—w bipolarnych I0 I I I I = 1 = 2 = 3 = 4 AET 1 AET 2 AET 3 AET 4 AET 5 (10) W przypadku •r—de¸ z tranzystorami bipolarnymi zastosowany jest dodatkowy tranzystor T3 redukujˆcy wp¸yw sumy wszystkich prˆd—w baz na prˆd I0. Rys. 7 pokazuje zmodyfikowany schemat •r—d¸a prˆdowego przydatny wtedy, gdy prˆd •r—d¸a I1 powinien by• bardzo ma¸y. Uýycie •r—de¸ podstawowych (jak na rys.1) wiˆýe si« w—wczas z koniecznoæciˆ zastosowania bardzo duýej rezystancji R, co jest nieekonomiczne lub nawet technicznie niemoýliwe. Rys. 7. •r—d¸o prˆdowe dla bardzo ma¸ych prˆd—w W •r—dle pokazanym na rys. 7 dodatkowy rezystor R2 wprowadza lokalne ujemne sprz«ýenie zwrotne. Prˆd I1 przep¸ywajˆc przez ten rezystor wywo¸uje 8 spadek napi«cia, kt—ry odejmuje si« od napi«cia UBE1. W rezultacie napi«cie emiter-baza tranzystora T2 jest mniejsze o wartoæ• I 1 R 2 od U BE1 , a prˆd I1 mniejszy od I0. Pozwala to uzyska• ma¸y prˆd I1 przy prˆdzie I0 na tyle duýym, ýe rezystor R1 ma rozsˆdnie ma¸ˆ rezystancj«. R—ýnica napi«• UBE tranzystor—w T1 i T2 wynosi: U BE1 − U BE 2 = kT I0 ln = I1R2 q I1 (11) skˆd wynika zaleýnoæ• I1 = kT q I0 ln R2 I1 (12) Zaleýnoæ• ta, cho• w postaci uwik¸anej ze wzgl«du na I1 , wystarcza do pokazania skutku wprowadzenia rezystora R2. Nic nie stoi na przeszkodzie, by stosunek I0/I1 wynosi¸ na przyk¸ad 100. Otrzymujemy w—wczas bardzo ma¸y prˆd I 1 Ê (na przyk¸ad 10 _ A) przy duýym prˆdzie I0 (na przyk¸ad 1 mA). Rezystor R1 moýe wi«c mie• ma¸ˆ, moýliwˆ do przyj«cia rezystancj«. R—wnoczeænie rezystor R2 teý nie musi mie• duýej rezystancji, bo napi«cie kT/q mnoýone przez logarytm stosunku prˆd—w I0/I1 wynosi kilkadziesiˆt do stu kilkudziesi«ciu mV. T« samˆ ide« budowy •r—d¸a dla ma¸ych prˆd—w moýna by zastosowa• takýe w przypadku •r—de¸ z tranzystorami MOS. Zaleýnoæci iloæciowe sˆ oczywiæcie inne. Jednak w przypadku •r—de¸ z tranzystorami MOS nietrudno uzyska• ma¸e wartoæci prˆduÊ korzystajˆc z uk¸adu z rys. 4 i odpowiednio dobierajˆc wymiary kana¸u tranzystora T3. Przy okazji zwr—•my uwag«, ýe omawiane •r—d¸o umoýliwia uzyskanie dobrej stabilnoæci temperaturowej prˆdu I1. Napi«cie kT/q w temperaturze otoczenia roænie o 0,33%/K. Jeæli rezystor R1 ma ten sam temperaturowy wsp—¸czynnik zmian rezystancji (a jest to wartoæ• ¸atwa do uzyskania dla rezystor—w p—¸przewodnikowych), to prˆd I1 nie b«dzie zaleýa¸ od temperatury (zaleýnoæ• logarytmu prˆd—w od temperatury moýna zaniedba•).Ê Na koniec om—wimy •r—d¸o, kt—re umoýliwia uzyskanie dok¸adnej r—wnoæci prˆd—w I 0 i I 1 (pod warunkiem braku rozrzut—w produkcyjnych) dzi«ki zapewnieniu identycznoæci napi«• UDS tranzystor—w T1 i T2. Schemat •r—d¸a pokazuje rys. 8. 9 I0 I1 T4 T3 T1 T2 UB Rys. 8. •r—d¸o prˆdowe o podwyýszonej dok¸adnoæci W tym uk¸adzie napi«cie U GS tranzystora T1 nie jest r—wne UDS. Moýna tak zaprojektowa• uk¸ad (dobierajˆc napi«cie polaryzujˆce U B ), ýe napi«cia tranzystor—w T1 i T2 b«dˆ jednakowe. W—wczas, zak¸adajˆc identycznoæ• tych tranzystor—w, uzyskujemy dok¸adnie r—wne prˆdy drenu tych tranzystor—w. Napi«cie UB trzeba dobra• tak, aby tranzystory pracowa¸y w nasyceniu, co oznacza, ýe musi ono znale•• si« w zakresie (13) UT + 2U DSsat < U B < 2UT + U DSsat Minimalne napi«cie na wyjæciu (tj. drenie tranzystora T3) wynosi 2UDSsat. Rezystancja wyjæciowa uk¸adu wynosi w przybliýeniu rwy ≅ rds3 rds2 gm 3 (14) 10