Ćwiczenie 9

ISE PW – Laboratorium Układów i Systemów Elektronicznych
Ćwiczenie 8 - Materiały pomocnicze
PĘTLA FAZOWA
1. OPISY BADANYCH UKŁADÓW
SIN
DF
CIN
FDP
GPN
Rys. 1. Schemat blokowy najprostszej pętli fazowej
W laboratorium będą badane właściwości różnych wariantów najprostszej pętli fazowej, której schemat blokowy przedstawiono na rys. 1. Na schemacie użyto standardowych oznaczeń bloków: DF - detektor przesunięcia fazy, równie często nazywany
komparatorem fazy, FDP - filtr dolnoprzepustowy, GPN - generator przestrajany
napięciem (często zamiast akronimu GPN stosuje się akronim VCO angielskiego
wyrażenia Voltage Controlled Oscillator).
Jest możliwe badanie i porównanie właściwości 4 odmian pętli fazowej, są
bowiem do wyboru dwa różne detektory fazowe i dwa różne filtry dolnoprzepustowe.
Oba detektory przesunięcia fazy i generator przestrajany napięciem są zawarte w
cyfrowym układzie scalonym CMOS typu CD 4046 (w modułach laboratoryjnych
użyto układów HEF4046 firmy Philips), natomiast filtry dolnoprzepustowe będą
montowane z elementów dyskretnych.
VDD
14
SIN
R
DF1
PC1
R
3
CIN
2
VSS
VDD
CYFROWY
UKŁAD
SEKWENCYJNY
PC2
DF2
13
CF
VSS
Rys. 2. Blok detektorów fazowych układu CD4046
du CD 4046, natomiast symbole literowe: SIN - wejście sygnału zewnętrznego, CIN –
wejście sygnału porównywanego z sygnałem zewnętrznym (sygnałem porównywanym jest zwykle sygnał wyjściowy GPN lub sygnał z wyjścia dzielnika częstotliwości, który można wtrącić między wyjście GPN a wejście detektora fazowego), PC1
- wyjście pierwszego detektora fazowego, PC2 - wyjście drugiego detektora fazowego, VDD - wyprowadzenie dodatniego napięcia zasilającego, VSS - wyprowadzenie
ujemnego napięcia zasilającego, zwykle dołączane do masy układu.
Między wyprowadzeniem wejściowym, do którego doprowadza się sygnał zewnętrzny, a rzeczywistym wejściem obu detektorów znajduje się wzmacniacz o dużej
wartości wzmocnienia. Jego zadaniem jest przetworzenie sygnału o dowolnym kształcie, doprowadzonego do wejścia SIN, na falę zbliżoną do prostokątnej, niezbędną dla
poprawnego działania następujących po wzmacniaczu układów cyfrowych. Punkt
pracy wzmacniacza został ustalony na etapie projektowania struktury wewnętrznej
układu scalonego w części charakterystyki przejściowej o największym nachyleniu,
czyli napięcie między wejściem wzmacniacza a wyprowadzeniem VSS jest równe około 0,5⋅(VDD - VSS), co symbolicznie zaznaczono na rysunku za pomocą rezystorowego
dzielnika napięcia {R, R} (rzeczywista realizacja układu ustalającego punkt pracy
wzmacniacza jest inna). Zastosowanie przed detektorami wejściowego stopnia wzmacniającego w istotny sposób wpływa na sposób sprzęgania się ze źródłem sygnału
zewnętrznego. Do wejścia SIN należy doprowadzać bezpośrednio jedynie sygnały w
standardzie CMOS o napięciu zasilania VDD - VSS (w modułach laboratoryjnych jest
VDD - VSS = Uzas = 7,2 ÷ 7,6 V), natomiast wszelkie inne sygnały powinny być doprowadzane poprzez kondensator przepuszczający jedynie składową zmienną tych sygnałów.
Detektor fazowy DF1 jest zwykłą bramką cyfrową EX-OR. Ten typ detektora
przesunięcia fazy pracuje poprawnie, gdy do jego wejść doprowadza się fale impulsów prostokątnych o współczynniku wypełnienia bardzo bliskim lub, najlepiej, równym 50%. Na wyjściu detektora otrzymuje się ciąg impulsów prostokątnych o częstotliwości dwukrotnie większej niż częstotliwość sygnałów wejściowych i o wartości
średniej proporcjonalnej do przesunięcia czasowego Δt obu fal wejściowych.
Charakterystykę przejściową detektora tego typu pokazano na rys. 3.
Detektor fazowy DF2 jest układem cyfrowym złożonym z czterech przerzutników,
układów sterujących pracą tych przerzutników i stopnia wyjściowego wykonanego z
użyciem tranzystorów komplementarnych MOS o drenach dołączonych do wspólnego
zacisku wyjściowego. W zależności od tego, który tranzystor jest włączony, wyjście
detektora jest dołączone do dodatniego lub do ujemnego (masy) napięcia zasilającego.
Jeśli oba tranzystory wyjściowe są wyłączone, wyjście detektora znajduje się w stanie
dużej impedancji.
Schemat blokowy części układu CD 4046, zawierającej detektory fazowe, pokazano na rys. 2. Liczby przypisane wyprowadzeniom oznaczają numery końcówek ukła-
1
ISE PW – Laboratorium Układów i Systemów Elektronicznych
U
U
Ćwiczenie 8 - Materiały pomocnicze
przy zwiększaniu częstotliwości zaskok nastąpi już dla fwe = fmin. W ten sposób zakres
chwytania jest równy zakresowi trzymania.
SIN
CIN
UP
t
T
USIN
UPC1,śr
zbocza narastające sygnałów
Uzas
Δt
UCIN
t
t
T
C1
0
0,5
1
Δt/T
t
UPC2
Uzas
Rys. 3. Charakterystyka przejściowa detektora fazy DF1
DF2 reaguje jedynie na narastające zbocza sygnałów doprowadzanych do jego
wejść, więc wartość współczynnika wypełnienia fal wejściowych nie ma żadnego
wpływu na wynik porównania faz sygnałów wejściowych. Ma to jednak poważne
konsekwencje w praktyce: detektor DF2 jest bardzo wrażliwy na impulsy zakłócające.
Można go używać tylko wtedy, gdy sygnały porównywane są oczyszczone z wszelkich zakłóceń i szumu. Wyjście detektora musi być obciążone kondensatorem (p. rys.
2), który magazynuje ładunek "wstrzykiwany" przez tranzystory stopnia końcowego
w czasie ich aktywności. Z tego względu ten typ detektora bywa nazywany detektorem z pompą ładunkową. Na rys. 4 przedstawiono przebiegi na końcówkach detektora
DF2 oraz jego charakterystykę przejściową. Po zamknięciu pętli fazowej z detektorem
DF2 na kondensatorze CF magazynującym ładunek ustala się napięcie o takiej wartości, aby "faza" sygnału doprowadzanego do wejścia SIN była dokładnie równa "fazie"
sygnału wyjściowego GPN, doprowadzanego do wejścia CIN. Gdy pętla jest zsynchronizowana z sygnałem zewnętrznym, detektor pracuje na pionowym odcinku charakterystyki (t/T=0), natomiast na zewnątrz zakresu trzymania pętli napięcie wyjściowe
detektora ma wartość równą VSS, jeśli częstotliwość GPN jest większa niż częstotliwość sygnału zewnętrznego, lub VDD, gdy częstotliwość GPN jest mniejsza. A więc
układ ten jest również wrażliwy na różnicę częstotliwości, tzn. jest detektorem fazyczęstotliwości.
Skutkiem opisanej wyżej właściwości detektora DF2 jest identyczność zakresów
chwytania i trzymania pętli z takim detektorem. Jeśli bowiem częstotliwość GPN jest
mniejsza od wejściowej, napięcie wyjściowe z detektora staje się równe napięciu
zasilania i ustawia częstotliwość GPN w górnej granicy przestrajania fmax. Przy
zmniejszaniu częstotliwości wejściowej zaskok nastąpi przy fmax. Podobnie, gdy
częstotliwość GPN będzie większa niż wejściowa, GPN zostanie ustawione w fmin i
Δt
3.stan
UPC2
Uzas
UPC2,śr
t
Uzas
CF = 0
Robc = ∞
t
CF > 0
Robc = ∞
-1
0
1
Δt/T
t
Rys. 4. Charakterystyka przejściowa DF2
Wartości podstawowych parametrów detektorów fazowych układu CD 4046 dla VDD
= Uzas = 7,0 V, VSS = 0 V, Ta = 25°C są następujące:
Rezystancja wejściowa wejścia SIN
Rezystancja wejściowa wejścia CIN
Czułość wejścia SIN (sprzężenie zmiennoprądowe)
Gwarantowany zakres stanu niskiego (SIN, CIN)
Gwarantowany zakres stanu wysokiego (SIN, CIN)
Prąd wejściowy dla SIN dołączonego do VSS
Prąd wejściowy dla SIN dołączonego do VDD
350 kΩ
>15 MΩ
300 mVpp
0,0 - 2,1 V
4,9 - 7,0 V
9 µA
17 µA
W układzie scalonym CD 4046 znajduje się drugi podzespół niezbędny do
zbudowania pętli fazowej - generator przestrajany napięciem. Jest to generator RC
(rys. 5). Elementami ustalającymi częstotliwości: maksymalną i minimalną zakresu
przestrajania generatora, są: kondensator CG i rezystory RG1 i RG2. Wartość
pojemności kondensatora CG powinna być większa niż 50 pF, przy czym najlepszą
liniowość strojenia generatora zasilanego napięciem VDD = Uzas = 7 ÷ 10 V uzyskuje
się dla CG = 1nF. Dlatego w modułach laboratoryjnych wmontowano kondensatory
CG = 1 nF.
2
ISE PW – Laboratorium Układów i Systemów Elektronicznych
16
VCOIN
Liniowość charakterystyki przejściowej
(VCOIN = 3,5V ±1V, RG1 > 200kΩ, RG2 = ∞)
Współczynnik wypełnienia sygnału wyjściowego
Rezystancja wejściowa wejścia VCOIN:
VDD
9
Rys. 5. Generator przestrajany napięciem
układu CD4046
4
VCOOUT
GPN
INH
Ćwiczenie 8 - Materiały pomocnicze
5
6
7
8
C1A
C1B
VSS
12
R2
11
R1
RG1
RG2
CG
Przez dobór rezystora RG2 (dla danego CG) ustala się najmniejszą częstotliwość fmin
zakresu przestrajania generatora. Wartość fmin można obliczyć z następującego wzoru:
f min ≈
K1
(CG + 32 p) ⋅ ( RG 2 + 4k )
(1)
gdzie: K1 = 2,04 dla Uzas = 7,5 V.
Wartość fmin można również wyznaczyć z wykresów publikowanych przez producentów układu CD 4046 w kartach katalogowych tego układu. Ze względu na duży
rozrzut technologiczny wartości parametrów układów CMOS do wyznaczonej wartości RG2 nie można mieć zaufania i koniecznie trzeba sprawdzić uzyskaną fmin doświadczalnie. W razie wystąpienia zbyt dużej różnicy między zmierzoną i obliczoną wartością fmin należy skorygować wartość rezystancji RG2 lub pojemności CG. Podobnie należy postąpić przy wybieraniu wartości rezystancji rezystora RG1. Rezystor ten jest odpowiedzialny za ustalenie największej częstotliwości zakresu przestrajania genera tora
fmax. Wartość jego rezystancji można obliczyć ze wzoru:
⎛f
⎞
RG 2
(2)
≈ K 2 ⎜⎜ max − 1⎟⎟
RG1
⎝ f min
⎠
gdzie: K2 = 1,16 dla Uzas = 7,5 V. Wzór ten jest przybliżony i może być stosowany w
zakresie zmian częstotliwości mniejszych niż dekada (fmax/fmin<10)
Można również posłużyć się odpowiednim wykresem publikowanym przez producenta układu CD 4046 w kartach katalogowych. Zaleca się, aby wartość rezystancji
rezystorów RG1 i RG2 mieściła się w granicach od 10 kΩ do 1 MΩ.
Wartości podstawowych parametrów GPN układu CD 4046 dla VDD = Uzas = 7,0V,
VSS = 0 V, Ta = 25°C są następujące:
Maks. częstotliwość generacji (CG =50 pF, RG1 = 5 kΩ, RG2 = ∞)
Temperaturowa niestałość częstotliwości (RG2 = ∞)
1,0 MHz
0,08%/°C
1%
50%
>15 MΩ
Trzecim podzespołem pętli fazowej jest filtr dolnoprzepustowy (patrz rys. 1). Właściwie nie jest on niezbędny; pętla fazowa może działać bez tego filtru, ale tylko teoretycy zajmują się przypadkiem pętli fazowej bez filtru zupełnie serio. W praktyce stosuje się najczęściej zwykły dwuelementowy filtr RC o transmitancji jednobiegunowej
(filtr całkujący) lub, częściej, trójelementowy filtr RC o transmitancji zawierającej
pojedynczy biegun i pojedyncze zero (filtr proporcjonalno-całkujący). Oba warianty
filtru przedstawiono na rys. 6.
Filtr jest bardzo ważnym elementem pętli fazowej. Od wartości jego parametrów
(położenia bieguna i zera) zależą właściwości całej pętli. O tym trzeba koniecznie
przeczytać w polecanych podręcznikach. Istotne jest, że równanie pętli fazowej zwykle zapisuje się jako zależność fazy od czasu. Po dokonaniu przekształcenia Fouriera
tego równania otrzymuje się zależność fazy od częstotliwości, czyli można operować
pojęciem charakterystyki częstotliwościowej fazy: amplitudowej i fazowej.
RF1
RF1
Rys. 6. Schematy filtrów
dolnoprzepustowych stosowanych w
badanych pętlach fazowych. Wartość
pojemności CF = 47nF
CF
CF=47 nF
RF2
b)
a)
Z danych katalogowych układu 4046 wynika, że zakres trzymania pętli fazowej (oznaczany zwykle jako (2fL) – rys. 7), wykonanej z użyciem tego układu, nie zależy od
rodzaju zastosowanego detektora przesunięcia fazy i wynosi (2fL) = fmax - fmin, gdzie
fmax i fmin – maksymalna i minimalna częstotliwość zakresu przestrajania GPN.
fout = fVCO
fout = fVCO
fmax
fmax
f0
2fC
fmin
fmin
2fL
a)
f1
f2
2fC = 2fL
f3
f4
fin
b)
f1 = f2
f3 = f4
fin
Rys.7. Charakterystyka przestrajania pętli fazowej: a) z komparatorem fazy DF1 b) z
komparatorem fazy typu DF2
3
ISE PW – Laboratorium Układów i Systemów Elektronicznych
Ćwiczenie 8 - Materiały pomocnicze
fwe
Zakres chwytania 2fC pętli zależy od typu komparatora fazy i rodzaju filtru dolnoprzepustowego. Dla DF2 jest 2fC = 2fL niezależnie od rodzaju filtru. Dla DF1 i dla
filtru z rys. 6a do oszacowania zakresu chwytania można posłużyć się następującą
zależnością
ωC = 2 πf C ≈ ω Lωb
gdzie: ωb - pulsacja bieguna filtru dolnoprzepustowego, ωL=2πfL.
ωb
ωz
gdzie: ωz - pulsacja zera filtru dolnoprzepustowego, natomiast Kdet zależy od typu
detektora fazowego. Dla detektora DF1,użytego w module Kdet = Uzas/π
Bardzo poważnym problemem dla konstruktorów i użytkowników pętli fazowej
jest jej stabilność. Okazuje się, że pętla z najprostszym filtrem dolnoprzepustowym
(rys. 6a) może nie być stabilna, czyli może samoistnie modulować częstotliwościowo
sygnał wyjściowy GPN. Aby pętlę "uspokoić" celowo wprowadza się zero do jej
transmitancji, co z punktu widzenia praktyka oznacza użycie filtru proporcjonalnocałkującego z rys. 6b zamiast filtru całkującego z rys. 6a. Sposób projektowania pętli
z wystarczającym marginesem fazy przedstawiono (w sposób bardzo uproszczony) w
drugim tomie książki "Sztuka elektroniki" Hilla i Horowitza.
Generator
przestrajany
napięciem
(VCO)
Filtr
dolnoprzepustowy
(FDP)
N
(3)
fwy
S0
1
Nastawny dzielnik
częstotliwości
(:N)
Dla filtru z rys. 6b spotyka się w literaturze wzór przybliżony:
ωC ≈ K det ⋅ ω L ⋅
Detektor
fazy
(DF)
(4)
N=8+1
+2
+4
DPF1
S1 S2 S3
Płytka dzielnika częstotliwości jest umocowana na płytce drukowanej modułu DPF1 i
zawiera przełącznik S0 (1/N) włączający dzielnik pomiędzy VCO i detektor fazy, oraz
trzy przełączniki ustalające krotność podziału w systemie binarnym. Bit określający
stopień podziału 8 jest włączony na stałe, tak że liczba określająca krotność podziału
jest sumą nastawy przełączników S1 - S3 i liczby 8.
2
1
S1
PĘTLA FAZOWA JAKO POWIELACZ
S2
4
S3
Umieszczenie pomiędzy generatorem a detektorem fazy dzielnika częstotliwości
powoduje, że częstotliwość sygnału wyjściowego (VCO) jest wielokrotnością
częstotliwości sygnału odniesienia.
f wy = N ⋅ f we
1
N
S0
SCHEMAT IDEOWY MODUŁU DPF1 Z DODANYM BLOKIEM DZIELNIKA CZĘSTOTLIWOŚCI.
4
ISE PW – Laboratorium Układów i Systemów Elektronicznych
Ćwiczenie 8 - Materiały pomocnicze
5