Generator - WFiIS
Transkrypt
Generator - WFiIS
Generator przebiegu Literatura: K. Świentek, „Projekt laboratoryjny z mikroprocesorem PicoBlaze”, http://orion.fis.agh.edu.pl/~swientek/asm/projekt_lab_picoblaze‐notes.pdf Linear Technology, „Quad 16‐Bit Rail‐to‐Rail DACs, LTC2604/LTC2614/LTC2624”, http://fatcat.ftj.agh.edu.pl/~skoczen/asm/pdf2/LTC_2624.pdf Xilinx „Spartan‐3A/3AN Xilinx, Spartan‐3A/3AN FPGA Starter Kit Board User Guide Guide”, http://fatcat.ftj.agh.edu.pl/~skoczen/asm/pdf2/ug334.pdf Laboratorium Asemblerów, WZEW, AGH WFiIS 2013‐04‐23 DAC 1 Napisz program w asemblerze kontrolera picoBlaze wykorzystujący możliwości płyty p do zbudowania ggeneratora arbitralnego g p przebiegu. g Układ testowejj ze Spartanem‐3AN składa się z czterech części: Kontrolera picoBlaze, ę stałejj ROM,, w którejj umieszczonyy jjest p program, g , Pamięci Pamięci RAM, która na kolejnych stronach zawiera wzorce przebiegów czasowych, Układu portów transmitujących sygnały sterujące interfejsu SPI i dane szeregowe dla układu p przetwornika cyfrowo‐analogowego y g g LTC 2624 DAC. Opracuj zawartość pamięci RAM dla wybranych przez siebie sygnałów np. trójkątnego, piłokształtnego i innych. P przeprowadzeniu Po d i implementacji i l t ji przebieg bi zaboserwować b ć na oscyloskopie. l k i 2013‐04‐23 DAC 2 Końcówki Sterowanie DAC‐a Str 13 Str 2 Str 1 clk_50MHz RAM Pamięć wzorców przebiegów SPI_MOSI Port $ $40 picoBlaze rst DAC_CS DAC_CLR SPI_SCK LTC 2624 Oscyloskop GND RS‐23 32 UART 2013‐04‐23 DAC 3 Sygnały Port 40 Opis SPI_SCK 0 Zegar; Na zboczu narastającym do układu LTC 2624 wpisywana jest wartość linii danych SPI_MOSI DAC CLR DAC_CLR 3 Asynchroniczny reset aktywny stanem niskim DAC_CS 2 Wybór układu (chip select) aktywny stanem niskim. Przetwarzanie cyfrowo‐ analogowe wewnątrz LTC 2624 rozpoczyna się gdy ten sygnał powraca do stanu wysokiego SPI_MOSI 1 Dane szeregowe; 32 bity muszą mieścić się pomiedzy zboczem opadającym, a narastającym sygnału DAC_CS zaczynajac od najbardziej znaczacego Sygnał Układu LTC 2624 jest czterokanałowy. Aktywny kanał musi być zaadresowany d 4 4‐bitowym bit polem l „adres d kkanału” ł ” 32 32‐bitowego bit słowa wejściowego: a3 a2 a1 a0 kanał 0 0 0 0 A 0 0 0 1 B 0 0 1 0 C 0 0 1 1 D 1 1 1 1 wszystkie W polu „komenda” należy użyć wartości: komenda[3:0] = 0011, która oznacza: „uaktualnij wyjście wybranego kanału DAC‐a natychmiast po otrzymaniu wartośći”. 2013‐04‐23 DAC 4 przetwarrzanie łado owanie bitu Przebiegi SPI_SCK SPI_MOSI 31 30 0 DAC_CS DAC_CLR 2013‐04‐23 DAC 5 Opis Po zmianie stanu sygnału DAC_CS z wysokiego na niski, układ wysyła dane w postaci szeregowej na sygnale SPI_MOSI zaczynając od najbardziej znaczącego bitu. y j kolejne j bityy danych y SPI_MOSI na narastającym ją y zboczu Prztwornik LTC2624 wczytuje sygnału zegarowego SPI_SCK. Dane SPI_MOSI muszą być stabilne na przynajmniej 4 ns przed narastającym zboczem zegara SPI_SCK. Po zakończeniu transmisji 32 bitów danych, układ kończy cykl pracy magistrali SPI poprzez przywrócenie stanu wysokiego na sygnale DAC_CS. Narastające zbocze sygnału DAC_CS uruchamia proces przetwarzania cyfrowo‐ analogowego wewnątrz układu LTC2624. Ozncza to że, narastające zbocze sygnału DAC_CS po zkończeniu transmisji najmniej znaczącego bitu danych jest konieczne dla wygenerownia nowej wartości wyjścia aktywnego kanału układu LTC2624. 2013‐04‐23 DAC 6