Wyklad 4 PFE uklady cyfrowe

Bramki logiczne o specjalnych cechach
Bramka z otwartym kolektorem.
ZASILANIE (+ 5 V)
UmoŜliwia łączenie wyjść bramek cyfrowych
Bramka OC wymaga dołączenia zasilania do
wyjścia przez odpowiedni rezystor
UWY
Bramka Schmitta (74132):
niestandardowa bramka cyfrowa
charakterystyka zawiera pętlę histerezy
H
O
WYJŚCIE
O
O
Na schematach oznaczane literą „O”
O
L
Zastosowania:
0.9 V
1.7 V
UWE
wprowadzanie do elektroniki cyfrowej
sygnałów analogowych powolnych i zakłóconych
Najczęściej stosowane układy to:
inwertery/bufory (74F05, 74F06)
najprostsze generatory przebiegów
prostokątnych
R
Zastosowanie:
wzmacniacze (driver) do wyprowadzania niestandardowych sygnałów logicznych
τ ~ R*C
sterowanie wyświetlaczami cyfrowymi
C
Przerzutniki
Przerzutniki bistabilne
najprostszy przerzutnik bistabilny - przerzutnik RS (zwany flip-flop)
Układy logiczne sekwencyjne – odpowiedź zaleŜy od stanu układu przed pobudzeniem
(dotychczas mówiliśmy o układach logicznych kombinatorycznych –
- stan wyjść określony jednoznacznie przez stan wejść)
S
Przerzutniki: klasa urządzeń cyfrowych najprostsze układy pamięciowe
WEJŚCIE
WYJŚCIE
(Set) - wejście sygnałów przeznaczonych do zapamiętania
R (Reset) - wejście kasujące
Zmianę stanu wymusza się zerem logicznym na wejściach
Przerzutnik asynchroniczny
S
R
lub
S
Q
PRZERZUTNIK
kasuj
zapamietanie
skasowanie
Przerzutnik zapamiętuje zmianę stanu logicznego wejścia
Stan zapamiętania sygnalizowany jest zmianą stanu wyjścia
Kasowanie stanu zapamiętania:
• przez podanie sygnału na wejście kasujące - przerzutnik bistabilny
• samoistnie, po czasie załoŜonym przez konstruktora:
przerzutnik monostabilny
przerzutnik astabilny
Przerzutniki bistabilne:
asynchroniczne: stan wyjścia ustalany jest przez stan wejść
synchroniczne: ustalanie stanu wyjścia sterowane impulsami zegara
R
S
Q
1
0
1
0
1
0
1
1
Q
0
0
Q
Q
S
R
RS
S
R
Q
?
R
(zabronione)
Q
Dwa wyjścia komplementarne: Q i Q
Q
stany logicznie przeciwne
Poziomy wymuszające
R
i
S
nie powinny pojawiać się jednocześnie !!!
1
Przerzutnik typu D
_
S
Przerzutniki bistabilne
Q
A
C
Q
D
D
Q
D
Q
0
0
1
1
wyjście Q wtóruje
dokładnie wejściu D
♦ wejścia informacyjne (A i B) określają stan wyjścia
♦ wejścia asynchroniczne R i S, (lub R i S ),
B
Q
_
R
- wymuszają odpowiednio „0” lub „1” na wyjściu Q (stany przeciwne na Q )
podstawowy układ pamięciowy !!!
- mają „wyŜszy priorytet”:
wymuszają stany na wyjściu niezaleŜnie od stanów na wejściach informacyjnych
S
asynchroniczny przerzutnik D:
Q
połączenie wejścia R z wejściem S za pomocą negatora
Przerzutniki bistabilne synchroniczne:
- wejście C synchronizacji sygnałem zegara
- stan na wyjściach Q i Q ustala się po podaniu impulsu zegara na C
D
Q
R
Przerzutnik typu D synchroniczny
jedno wejście informacyjne „D”
wejścia asynchroniczne S
R
wejście synchronizacji C
standardowe wyjścia Q i Q
S
D Q
C _
Q
R
D
Q
0
0
1
1
Przerzutnik JK (Master – Slave) - przerzutnik bistabilny synchroniczny
tabela prawdy:
C
D
Q
J
K
Qn+1
0
0
Qn
0
1
0
1
0
1
1
1
Qn
Przerzutnik dwutaktowy:
Z definicji (konstrukcji):
Wyjście Q przyjmuje wartość logiczną wejścia D w chwili pojawienia się
narastającego zbocza impulsu zegara
- stan wyjściowy wywoływany jest przez opadające zbocze impulsu zegara
- stany na wejściach J i K muszą być ustalone przed pojawieniem się impulsu zegara
- stany na wejściach J i K w chwili narastania zbocza impulsu zegara określają stan
wyjścia wywoływany przez najbliŜsze zbocze opadające.
2
Liczniki - zliczanie impulsów
Przerzutniki c. d.
licznik szeregowy - szeregowo połączone bistabilne przerzutniki synchroniczne JK
kaŜdy przerzutnik zmienia swój stan na przeciwny
pod wpływem impulsu na wejściu C
Przerzutnik typu T: licznik, dzielnik częstości
LICZBA
CYFRA W KODZIE
HEKSADECYMALNYM
„1”
Definicja przerzutnika typu T: kaŜdy impuls wejściowy zmienia stan wyjścia
Wykorzystując przerzutnik typu JK moŜna zrealizować inne typy przerzutników
WE
Q0
Realizacja synchronicznych przerzutników T i D z wykorzystaniem JK
Q1
Q3
Q2
WE
Q0
T=„1”
Q1
ZAPIS
DWÓJKOWY
23 22 21 20
0
0
0 0 0 0
1
1
0 0 0 1
2
2
0 0 1 0
3
3
0 0 1 1
4
4
0 1 0 0
5
5
0 1 0 1
6
6
0 1 1 0
7
7
0 1 1 1
8
8
1 0 0 0
9
9
1 0 0 1
10
A
1 0 1 0
Q2
11
B
1 0 1 1
Q3
12
C
1 1 0 0
13
D
1 1 0 1
14
E
1 1 1 0
15
F
1 1 1 1
Dodatkowa funkcja: dzielnik częstości !
Licznik złoŜony z n przerzutników moŜe zliczyć do 2n impulsów
Kod stanów licznika czterobitowego = kod heksadecymalny
Czterobitowy licznik szeregowy: układ 7493
Szeregowy licznik z przerzutników J-K – czas reakcji przerzutnika
„1”
WE
Q0
Q1
Q2
Q3
Liczniki równoległe:
- jednoczesne sterowanie wejściami zegarowymi poszczególnych przerzutników
- sterowanie funkcją kaŜdego przerzutnika przez podanie „0” lub „1” na J i K
stan zmienia tylko ten przerzutnik na którego wejścia J i K podana jest „1”
- szybszy niŜ licznik szeregowy
A
Przebiegi idealne – czas reakcji przerzutnika J-K równy zero
B
„1”
WE
Q0
Q1
Q2
WEJŚCIE
Q0
Q3
Przebiegi rzeczywiste – uwzględniony czas reakcji przerzutnika J-K
Q1
Q2
Q3
Przebiegi rzeczywiste – uwzględniony czas reakcji przerzutnika J-K i bramki AND
WE
WE
Q0
Q0
Q1
Q1
Q2
Q2
Q3
Q3
A
Okres stanów przejściowych
przy kolejnych zliczeniach
B
3
Liczniki dziesiętne - pracujące w kodzie dziesiętnym –
BCD (Binary Coded Decimal)
Zliczanie modulo 10
Q0
Q1
Q2
Q3
„1”
WE
Zamiana informacji binarnej (w danym kodzie) na informację „zrozumiałą”
Najczęściej wykorzystuje się do sterowania wyświetlaczami informacji
CYFR
A
BCD
0
0000
1
0001
2
0010
A0
3
0011
A1
4
0100
A2
5
0101
6
0110
7
0111
W szeregowym liczniku BCD bramka AND
8
1000
wykrywa dziesiątkę (stan 1010) i zeruje licznik
9
1001
za pomocą asynchronicznych wejść kasujących
Dekodery:
numerycznych i alfanumerycznych
Przykład: dekoder dla wyświetlacza nodistronowego:
A3
0
1
2
3
4
5
6
7
8
9
Przyjęta konwencja: stan aktywny wyjścia = 1
R
Budowa oparta o realizację następujących równań logicznych:
Liczniki BCD w układach 7490
Dekoder BCD wskaźnik siedmioelementowy
Dostosowanie do kodu siedmioelementowego (a, b, ..., g elementy wyświetlacza)
" O" = A0 ∗ A1 ∗ A2 ∗ A3
"1" = A0 ∗ A1 ∗ A2 ∗ A3
"2" = A0 ∗ A1 ∗ A2 ∗ A3
Przerzutnik monostabilny (uniwibrator, mono-flop)
Najprostszy przerzutnik monostabilny moŜna zbudować z bramek NAND:
BCD
HEXADEC
D
E
K
O
D
E
R
Gnd
4321
WEJŚCIE
BCD
abcdefg.
WE
a
a
b
c
d
e
f
g
f
g
e
X
b
Q
R
Przerzutniki monostabilne.
c
C
d
WE
Tablica działania
dekodera BCD=>wskaźnik siedmioelementowy
Przyjęta konwencja: stan aktywny = 1
Wskaźniki na ciekłych kryształach
najbardziej sprawne energetycznie
Dekodery BCD i alfanumeryczne –
do wyświetlaczy z diod świecących,
ciekłokrystalicznych.
X
Q
WYŚWIETLACZ
Wejścia BCD
Q
- zero logiczne na wejściu ustawia wyjście Q do stanu „1” i ładuje kondensator
- Rozładowanie kondensatora przez opornik ze stałą czasową RC. Po czasie
Wyjścia
Q3
Q2
Q1
Q0
a
b
c
d
e
f
g
proporcjonalnym do stałej RC układ powraca do stanu wyjściowego: Q=„0”.
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
0
1
1
0
1
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
1
1
0
1
1
0
0
1
1
1
1
1
0
1
1
- Czas trwania poziomu wysokiego na wyjściu Q określa stała czasowa RC (czas
rozładowania kondensatora)
Zastosowanie
ustalenie szerokości okna czasowego dla pomiaru (odmierzanie czasu)
kształtowanie i unormowanie sygnałów logicznych (czas trwania)
pomiar pojemności lub oporu
4
Specjalizowane układy przerzutników monostabilnych (74121 i 74123)
Gdy wejście C znajdzie się w stanie logicznym „1” => na wyjściu Q generowany
impuls o czasie trwania proporcjonalnym do stałej czasowej RC
Przerzutnik astabilny (multiwibrator, flip-flop)
Przerzutniki astabilne są generatorami impulsów prostokątnych.
Najprostsze układ moŜna zbudować z bramek lub przerzutników monostabilnych
Wewnętrzna pojemność i rezystancja - generacja impulsu długości około 40 ns
R!
moŜna zwiększać rezystancję (z 2 kΩ do 40 kΩ)
moŜna zwiększać pojemność (dowolnie)
+5V
Q
C2
C
R
R2
ZEGAR !!!
C!
Rw Cw
moŜna generować z dobrą powtarzalnością
impulsy o czasie trwania do 40 s
Q
Q
A1
A2
B
Q
R1C1
R2C2
Q
C
Q
121
121
W układzie 74123: dwa przerzutniki monostabilne retrygerowalne
Układy CMOS
Zestawienie podstawowych parametrów rodzin TTL i CMOS.
inwerter CMOS
Prąd pobierany tylko przy przełączaniu !
bramka NAND
Parametry układów CMOS i TTL zasilanych napięciem UCC=5V
5
Charakterystyki przejściowe układów CMOS oraz TTL
Technologia izolacji złączowej
z domieszkowaniem złotem
Standardowa
S
Schottky'ego
Technologia izolacji
złączowej z diodami
Schottky'ego
LS
Schottky’ego
małej mocy
F
FAST
Technologia izolacji
tlenkowej z diodami
Schottky'ego
ALS
ulepszona
LS
AS
ulepszona S
Pełną zgodność końcówkową, oznaczeniową i funkcjonalną z układami TTL mają układy CMOS
z szybkich rodzin HC (High-speed CMOS), AHC (Advanced HC) i AC (Advanced CMOS)
6