Systemy cyfrowe z podstawami elektroniki i miernictwa

Systemy cyfrowe z podstawami elektroniki i miernictwa
Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia
Ćwiczenie nr 2: Bramka NAND.
l. Cel ćwiczenia
Celem ćwiczenia jest poznanie podstaw budowy i działania bramki NAND.
W ramach ćwiczenia przedstawione zostaną sposoby określania funkcji realizowanej
przez bramkę oraz będzie wykonany pomiar podstawowych parametrów bramki.
Na zakończenie ćwiczący spróbują zaprojektować i zrealizować proste układy w oparciu
o bramką NAND.
Ćwiczenie jest przeprowadzane z użyciem programu symulacyjnego MultiSim.
1.1 Wymagane wiadomości
Podstawowe pojęcia i tożsamości algebry Boole'a, prawa De Morgana,
minimalizacja funkcji logicznej z użyciem tabel Karnaugha.
Podstawowe rodzaje kodów binarnych: naturalny, BCD, l z n, Graya.
Rodziny układów cyfrowych i ich podstawowe parametry (TTL, CMOS, itp.)
2. Wykonanie ćwiczenia
2.1 Obserwacja pracy klucza tranzystorowego .
Badany układ przedstawiony jest na Rys. 1
Rys. 1 Układ do badania klucza tranzystorowego
Wprowadzić do programu MultiSim prezentowany układ.
Ustawić generowany przebieg prostokątny o amplitudzie 2.5V i
składowej stałej 2.5V (offset) – jak na Rys. 2.
a) Przy pomocy funkcji kursorów oscyloskopu określić wartości
napięcia UwyX mierzone na wyjściu układu w następujących
sytuacjach:
- gdy napięcie wejściowe z generatora jest bliskie 0 V
(na wejściu panuje logiczny stan niski – L) – mierzymy UwyH
- napięcie wejściowe z generatora jest bliskie napięciu źródła Rys. 2 Nastawy generatora
V1(na wejściu panuje logiczny stan wysoki H) – mierzymy
funkcyjnego do badania klucza
UwyL.
b) Określić maksymalną częstotliwość fali prostokątnej dla której układ pracuje jako klucz
Dla tych samych ustawień generatora funkcyjnego jak w części a) zaobserwować kształt
przebiegu na wejściu i wyjściu układu
(można to zrobić wyłączając na zmianę wejście A i wejście B oscyloskopu za pomocą
przycisku „0” w polu Chanel A lub Chanel B)
Następnie zwiększyć częstotliwość do około 50kHz.
Powinna być zauważalna zmiana kształtu przebiegu na wyjściu układu.
Przy 300kHz zmiana kształtu przebiegu jest bardzo wyraźna.
Zwiększając dalej częstotliwość doprowadzamy do sytuacji kiedy amplituda przebiegu
na wyjściu nie będzie osiągać takiej wartości maksymalnej jak dla małych częstotliwości.
Ustaloną częstotliwość zanotować w protokóle.
c) Określić czas narastania i czas opadania napięcia na wyjściu
Czas narastania to czas zmiany sygnału wyjściowego od 10% do 90% maksymalnej
wartości. Czas opadania definiuje się analogicznie tzn. jako czas zmiany wartości
sygnału od 90% do 10% wartości maksymalnej.
W badanym układzie obserwować będziemy czas narastania i opadania w kanale B
oscyloskopu. Wykorzystane do tego zostaną kursory. Ustawiamy generator na
generowanie przebiegu o kształcie jak wcześniej i częstotliwości 200kHz.Ustawiamy
kursor nr 1 w takiej pozycji, aby wartość napięcia mierzonego na kanale B wynosiła 10
% wartości maksymalnej. Kursor nr2 ustawiamy tak, aby w obrębie tego samego zbocza
wskazywał 90% wartości maksymalnej przebiegu w kanale B.
Obliczona różnica czasu na podstawie położenia obu kursorów jest szukanym czasem
narastania tR.
Czynności powtórzyć dla opadającego zbocza sygnału wyznaczając czas opadania tF.
Wyniki zanotować w protokole.
d) Dokonać modyfikacji układu klucza przez dodanie diody w sposób pokazany na Rys. 3.
Rys. 3 Klucz tranzystorowy z diodą
2
Zaobserwować w jaki sposób wpływa na kształt sygnału wyjściowego dołączanie za
pomocą przełącznika diody D1.
Dla tak zmodyfikowanego układu określić maksymalną częstotliwość pracy klucza oraz
czasy narastania i opadania sygnału. Wyniki zanotować w protokóle.
Podać we wnioskach jaki jest wpływ tak dołączonej diody.
2.2 Bramka NAND TTL jako układ analogowy
Na Rys. 5 przedstawiono schemat inwertera NOT zrealizowanego w technice TTL w
układzie przeznaczonym do przeprowadzenia pomiarów. Bramka NAND posiada
Rys. 5 Układ do badania bramki NAND TTL
dodatkowo jeszcze jedno wejście. Może ono zostać dobudowane poprzez dołączenie
równolegle do tranzystora Q1, dodatkowego tranzystora Q1A w taki sposób, aby jego
baza i kolektor połączone były odpowiednio z bazą i kolektorem tranzystora Q1,
natomiast emiter Q1A stanowił będzie drugie wejście bramki.
Jako tranzystorów Q1-Q4 użyć idealnych BJT_NPN_VIRTUAL. Jako diodę D1 wykorzystać
element DIODE_VITRUAL. Wartości rezystorów są następujące: R1=4kohm,
R2=1.6kohm, R3=1kohm, R4=130ohm.
1. Wyznaczyć statyczną charakterystykę przejściową bramki.
- Połączyć układ jak na Rys. 5.
- Generator funkcyjny ustawić do generowania przebiegu trójkątnego o
parametrach : amplituda 2.5V składowa stała 2.5 V (podobnie jak przy
pomiarach klucza tranzystorowego)
- Przełączyć oscyloskop w tryb pracy B/A. Ustawić wzmocnienie na kanałach
2V/div.
3
Na ekranie oscyloskopu otrzymamy charakterystykę przejściową bramki.
Na osi poziomej Odkładane jest napięcie na wejściu bramki, na osi pionowej
napięcie na wyjściu.
Na postawie otrzymanej charakterystyki za pomocą kursorów określić i zanotować w
protokóle:
a) Wartość napięcia odpowiadającego stanowi wysokiemu (H) na wyjściu (wartość
maksymalna napięcia występującego na osi Y) – napięcie VOH,
b) Wartość napięcia odpowiadającego stanowi niskiemu (L) na wyjściu (wartość
minimalna napięcia występującego na osi Y – napięcie VOL,
c) Wartość napięcia wejściowego (na osi X - kanał A oscyloskopu) przy którym
zaczyna się zmiana – spadek napięcia na wyjściu (oś Y – kanał B oscyloskopu) z H
na L – napięcie VIL,
d) Wartość napięcia wejściowego (na osi X- kanał A oscyloskopu) przy którym
kończy się zmiana – spadek napięcia na wyjściu (oś Y – kanał B oscyloskopu) z H
na L – napięcie VIH.
2. Pomiar obciążalności bramki.
- Odłączyć od układu generator funkcyjny i oscyloskop.
- Do wejścia bramki podłączyć następujący układ:
Zmierzyć i zanotować w protokóle prąd pobierany przez wejście bramki w stanie
wysokim (jak na rysunku) IIH i w stanie niskim ( po przełączeniu przełącznika w
położenie przeciwne) IIL
3. Pomiar charakterystyki wyjściowej bramki ( Uwyf(Iwy)).
- Wymusić na wyjściu bramki stan wysoki przez podanie na wejście (lub
wejścia) stanu L (wejście A lub oba wejścia A i B podłączamy do masy – można
do tego celu zastosować układ wykorzystywany w punkcie ).
- Do wyjścia bramki podłączyć układ jak na rysunku
Przyrząd oznaczony symbolem A2 to amperomierz, natomiast przyrząd
oznaczony symbolem U1 to woltomierz. Można zamiast nich użyć mierników
uniwersalnych ustawionych na odpowiednią funkcje pomiarową. Element
oznaczony P1 to potencjometr (rezystor o regulowanej wartości).
4
Zmieniając wartość rezystancji doprowadzić napięcie wyjściowe do wartości
granicznej równej wartości VIH napięcia wejściowego przy której występuje
zmiana stanu na wyjściu – wartość ta została określona w podpunkcie 2.2.c).
Celem tego pomiaru jest określenie granicznej wartości prądu, którego pobranie
z wyjścia bramki powoduje jeszcze poprawne zadziałanie wejścia innej bramki
podłączonej do tak obciążonego wyjścia (wejście bramki zinterpretuje poprawnie
stan na takim wyjściu jako H).
Na podstawie wcześniejszych pomiarów prądu pobieranego przez wejście
bramki obliczyć ilość wejść, które podłączone do wyjścia bramki będą
sumarycznie pobierać tak duży prąd, ze napięcie na wyjściu bramki osiągnie
graniczna wartość interpretowaną przez wejście jako stan wysoki.
2.3 Bramka NAND w układach cyfrowych
a) Tablica stanów bramki 7400,
Zapoznać się z zasada pracy generatora słów (Word Generator) i analizatora stanów
logicznych (Logic Analyzer).
Odnaleźć bramkę typu NAND w układzie 7400 ( układy TTL).
Podłączyć układ według rysunku:
Ustawić właściwą sekwencje bitów wejściowych z generatora słów (XWG1) jak jest to
pokazane na rysunku. Ustawienie takie powoduje, że na wejściach pojawią się kolejno
stany 00,01,11,10 (dziesiętnie odpowiednio: 0,1,3,2).
Przed uruchomieniem symulacji ustawić tryb pracy Word Generatora na Burst.
Po rozwinięciu analizatora stanów logicznych i uruchomieniu symulacji pojawią się 3
przebiegi cyfrowe zarejestrowane przez analizator. Przebiegi te przyjmują wartości 0
lub 1
Licząc od góry :
- pierwszy przebieg przedstawia w czasie podawane kolejno stany na wejście 1
(oznaczone w tabeli jako A) bramki 7400.
- drugi przedstawia w czasie podawane kolejno stany na wejście 2 (oznaczone w
tabeli jako B) bramki 7400.
- Trzeci ilustruje zachowanie się wyjścia bramki w odpowiedzi na podawane stany.
5
Odczytując stany na wejściach i wyjściu bramki w tej samej chwili i w taki sposób aby
uzyskać wszystkie możliwe kombinacje sygnałów na wejściach A i B możemy wypełnić
tabelę poniżej.
Na podstawie wskazań analizatora stanów logicznych (XLA1) uzupełnić w protokole
tabelę.
b) Zaproponować realizacją i zbudować bramkę NOT, AND, OR, NOR korzystając z
elementów typu NAND. Sprawdzić poprawność tak zbudowanej bramki . Schematy
ideowe zanotować w protokole do sprawozdania.
3. Wymagane sprawozdanie
Sprawozdanie z ćwiczenia powinno zawierać:
a) wyniki pomiarów badanych układów,
b) Porównanie otrzymanych wyników pomiarów z wartościami katalogowymi dla
bramek TTL.
c) notatki z przebiegu pac projektowych
d) schematy zaprojektowanych układów.
4. Literatura
1. Głocki W: Układy cyfrowe. Wyd XI, WSiP Warszawa 2009, ISBN: 978-83-02-06242-1
2. Horowitz P:, Hill W.: Sztuka elektroniki. Wyd. IX, WKiŁ Warszawa 2009. ISBN: 97883-206-1128-1
3. Baranowski J., Kalinowski B.:Układy elektroniczne cz. III. Układy i systemy cyfrowe.
wyd 2, WNT, Warszawa 1998,
4. Tietze U., Schenk Ch.: Układy półprzewodnikowe. WNT, Warszawa 1996,
5. Ćwirko R., Rusek M., Marciniak W.: Układy scalone w pytaniach i odpowiedziach.
6. Sasal W.: Układy scalone serii UCA4/UCY74. Parametry i zastosowania. WKŁ
Warszawa 1985
7. D. Nuhrmann: Elektronika łatwiejsza niż przypuszczasz. Technika Cyfrowa.
6