generatory DDS

Bezpośrednia synteza
częstotliwości
Wprowadzenie
DDS – ( z ang. Direct Digital Synthesis) - bezpośrednia synteza
cyfrowa to najnowsza metoda generacji przebiegów o różnych
kształtach i częstotliwościach stabilizowanych źródłem kwarcowym.
Dzięki postępom w technologii układów scalonych DSS zaczyna
powoli wypierać PLL z coraz większej klasy zastosowań. Nadal
jednak jest to metoda droższa. W DSS przebieg wyjściowy jest
wytwarzany w sposób całkowicie cyfrowy.
Powstawanie funkcji sin x
Budowa generatora DDS
Częstotliwość generatora przestrajanego ustala częstotliwość sygnału wyjściowego.
Pamięć przechowuje wartości próbek sygnału sinusoidalnego. Filtr usuwa wyższe
harmoniczne. Licznik zawsze adresuje całą pamięć.
Częstotliwość wyjściowa wynosi
f OUT =
FCLK
2N
FCLK – częstotliwość generatora wejściowego, N – rozdzielczość przetwornika C/A.
Dla 1024 próbek (N=10) aby fOUT=1kHz to FCLK=1024kHz
Dla 1024 próbek (N=10) aby fOUT=1MHz to FCLK= ponad 1GHz
Układ w takiej formie nie nadaje się dla dużych częstotliwości.
Przebiegi wyjściowe
Na wyjściu przetwornika C/A
Na wyjściu filtru dolnoprzepustowego
Zwiększenie dokładności jest równoznaczne ze zwiększeniem liczby próbek w
pamięci, co powoduje wzrost pojemności pamięci.
Zadowalająca rozdzielczość to co najmniej 12 bitów.
Okrąg fazy cyfrowej
Dyskretny okrąg fazy
Możliwy jest dobór skoku adresu pamięci. Sumator jest nazywany akumulatorem fazy.
Sumuje zadaną wartość skoku M z aktualną wartością fazy B. Wraz ze wzrostem M maleje
dokładność odwzorowania sygnału ponieważ pomijamy coraz więcej próbek.
Częstotliwość wyjściowa wynosi
Dla poprawności działania M<<P. (Spełnienie z zapasem twierdzenia Nyquista o
próbkowaniu).
Krok siatki M=1
Krok siatki M=2
Krok siatki M=3
Ograniczenie rozmiarów pamięci
Liczba P powinna być duża (np. 32-bitowa). Tak duża dokładność wymaga
stosowania dużej pamięci. Tak duża dokładność nie jest potrzebna. Wystarczy 12-14
bitów. Wystarczy zastosować 12-14 najstarszych bitów akumulatora fazy (sumatora),
powoduje to zmniejszenie pojemności pamięci i upraszcza cały układ DDS.
Widmo wyjściowe układu syntezy DDS
Częstotliwość wyjściowa nie może przekroczyć połowy częstotliwości generatora
wejściowego. Dla FCLK=300MHz założono fOUT=80MHz. Zgodnie z twierdzeniem Nyquista
fOUT=150MHz ale będzie pokrywał się z pierwszym sygnałem lustrzanym co uniemożliwi
jego filtrację.
Uzyskiwanie "okrągłych" częstotliwości
Najczęściej pożądana jest "okrągła" wartość skoku np. 1 czy 5 Hz, co jest trudne do
osiągnięcia ze względu na to, że pojemność akumulatora wyrażana jest potęgą
dwójki. Pierwszym sposobem jest zastosowanie zegara o częstotliwości będącej w Hz
potęgą dwójki, np. 1,048576 MHz zamiast 1 MHz, jednak takie oscylatory kwarcowe
są trudno dostępne. Lepszym sposobem jest zastosowanie sumatora i akumulatora
fazy zliczających w kodzie BCD, wtedy pojemność akumulatora jest całkowitą potęgą
liczby 10. Przy adresowaniu pamięci niezbędny jest transkoder z kodu BCD na NKB
(naturalny kod binarny), albo próbki muszą być rozmieszczone w pamięci tak, aby
możliwe było bezpośrednie adresowanie w BCD (co jednak wymaga większej
pojemności całkowitej pamięci).
Układy peryferyjne
Producenci układów DDS wyposażają je w dodatkowe układy
zapewniające większą funkcjonalność. Zaliczamy do nich:
Komparator,
Powielacz częstotliwości,
Układ regulacji amplitudy,
Układy korekcji amplitudy,
Interfejs synchronizacji wielu układów DDS
Układy modulacji impulsowych