załącznik nr 1

Znak sprawy: RA-TL-Z-32a/2015
załącznik nr 1 do SIWZ
Opis przedmiotu zamówienia
Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników
energii bazujących na układach programowalnych FPGA.
Stanowiska laboratoryjne mają służyć do implementacji algorytmów sterowania interfejsów
energoelektronicznych zasobników energii. Wszystkie systemy FPGA mają stanowić urządzenia
zintegrowane. Programatory mają być dostarczone w najnowszych wersjach i nie mogą być uznane
przez producenta za przestarzałe (obowiązuje dzień publikacji niniejszego opisu).
Poz. 1. Zaawansowany zintegrowany system do prototypowania systemów sterowania
interfejsami energoelektronicznymi, oparty o układ FPGA umożliwiający częściową
rekonfigurację wraz ze stacją dokującą i wyświetlaczem
System służyć ma do prototypowania zaawansowanych modeli układów cyfrowych zorientowanych
na dynamiczną oraz statyczną częściową rekonfigurację. Całość stanowiska stanowi system
zintegrowany, zawierający układ FPGA oraz stacja dokująca wraz z wyświetlaczem. Matryca układu
programowalnego FPGA ma posiadać minimum 35 tys. bloków logicznych CLB oraz minimum 37
Mb konfigurowalnej pamięci RAM w blokach typu BRAM.
Zamówienie obejmuje dostarczenie 2 sztuk, o parametrach nie gorszych niż:
Układ FPGA:
Liczba komórek logicznych
450.000 – 500.000
Liczba bloków logicznych CLB
Min. 35.000
Liczba elementów logicznych typu Slice
Min. 70.000
Całkowita liczba konfigurowalnej pamięci RAM
Min. 37.000 Kb (37 Mb)
Możliwość częściowej rekonfiguracji
Pełna (statyczna oraz dynamiczna)
Zintegrowane złącza i urządzenia peryferyjne:
Złącze typu Ethernet
10/100/1000 PHY
Złącze pamięci
DDR3 (1 GB)
Złącze graficzne
PCI Express
Oscylator (generator sygnału zegarowego)
Min. 200 MHz
Liczba zadajników wejściowych (przełączników)
Min. 8
Liczba wyjść typu LED
Min. 8
Wyświetlacz
Typu LCD
Dodatkowe akcesoria:
Zasilacz
Kompatybilny z systemem
Stacja dokująca do obsługi układu FPGA:
Przystosowana do pracy w pionie i w poziomie
Napęd optyczny do składowania danych (DVD-RW)
Podstawowe parametry stacji dokującej
Pamięć operacyjna: min. 8 GB (z obsługą do 16GB)
Pojemność składowanych danych: min. 500GB
Projekt współfinansowany przez Unię Europejską ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach
Programu Infrastruktura i Środowisko
Tytuł Projektu: „Przebudowa budynku dydaktycznego Wydziału Elektrotechniki, Informatyki i Telekomunikacji Uniwersytetu
Zielonogórskiego”
Projekt realizowany w ramach XIII Osi Priorytetowej PO IiŚ – Działanie 13.1. ,,Infrastruktura szkolnictwa wyższego”
Strona 1 z 6
Znak sprawy: RA-TL-Z-32a/2015
Jednostka przetwarzająca
Złącza
załącznik nr 1 do SIWZ
Sprawność zasilacza min. 86% przy obciążeniu 50%
Obudowa małogabarytowa, typ SFF
Wymagane urządzenia wskazujące do obsługi stacji
Wymagane zintegrowane urządzenie dźwiękowe
Wydajność min. 3500 pkt. (wykazana w teście
dostępnym na stronie www.cpubenchmark.net)
Wyjścia D-SUB i DVI lub D-SUB i DisplayPort
Min. 8 portów USB (w tym 2xUSB 3.0)
Min. 1 PCI Express x16
Gigabit Ethernet (RJ-45)
Wyświetlacz do obsługi układu FPGA:
Przekątna
min. 23”
Matryca
Rozdzielczość
Deklarowana jasność
Deklarowany kontrast
Czas reakcji matrycy
Wejścia
IPS
1920 x 1080 px. (16:9)
250 cd/m2
min 1000:1
max. 8 ms
D-Sub, DVI, 4 x USB
Poz. 2. Zintegrowany system cyfrowy z układem FPGA z rozszerzoną liczbą zadajników
wejściowych
System służyć ma do prototypowania podstawowych algorytmów sterowania współbieżnego, zgodnie
z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać od 7 do 8 tys. bloków
logicznych CLB oraz minimum 4 tys. Kb konfigurowalnej pamięci RAM w blokach typu BRAM. Ze
względu na przeznaczenie (prototypowanie podstawowych algorytmów sterowania), zintegrowany
system ma posiadać co najmniej 16 zadajników wejściowych (przełączników), złącze typu VGA, co
najmniej 2 wyświetlacze 7-segmentowe oraz co najmniej 16 wyjść typu LED.
Zamówienie obejmuje dostarczenie 8 sztuk o parametrach nie gorszych niż:
Układ FPGA:
Liczba komórek logicznych
Liczba bloków logicznych CLB
Liczba elementów logicznych typu Slice
Typ komórek logicznych Slice
Całkowita liczba konfigurowalnej pamięci RAM
Zintegrowane urządzenia peryferyjne:
Liczba zadajników wejściowych (przełączników)
Liczba wyjść typu LED
Wyświetlacze 7-segmentowe
Typ złącza graficznego
100.000-150.000
7.000-8.000
14.000-16.000
6-wejściowe elementy logiczne LUT
8 przerzutników typu Flip-Flop
Min. 4.000 Kb
Min. 16
Min. 16
Min. 2
VGA (12 bitowe)
Projekt współfinansowany przez Unię Europejską ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach
Programu Infrastruktura i Środowisko
Tytuł Projektu: „Przebudowa budynku dydaktycznego Wydziału Elektrotechniki, Informatyki i Telekomunikacji Uniwersytetu
Zielonogórskiego”
Projekt realizowany w ramach XIII Osi Priorytetowej PO IiŚ – Działanie 13.1. ,,Infrastruktura szkolnictwa wyższego”
Strona 2 z 6
Znak sprawy: RA-TL-Z-32a/2015
Dodatkowe akcesoria:
Zasilacz
Informacje dodatkowe:
Wersja dla odbiorców akademickich
załącznik nr 1 do SIWZ
Kompatybilny z systemem
Poz. 3. Zintegrowany system cyfrowy z układem programowalnym FPGA wspomagający
obsługę interfejsów
System służyć ma do prototypowania zaawansowanych algorytmów wykorzystujących interfejsy
audio/wideo, zgodnie z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać
od 15 do 20 tys. bloków logicznych CLB oraz minimum 13 tys. Kb (13 Mb) konfigurowalnej pamięci
RAM w blokach typu BRAM. Zintegrowany system ma posiadać co najmniej 8 zadajników
wejściowych (przełączników), złącze typu HDMI, złącze audio (3.5mm) oraz co najmniej 8 wyjść
typu LED.
Zamówienie obejmuje dostarczenie 8 sztuk o parametrach nie gorszych niż:
Układ FPGA:
Liczba komórek logicznych
Liczba bloków logicznych CLB
Liczba elementów logicznych typu Slice
Typ komórek logicznych Slice
Całkowita liczba konfigurowalnej pamięci RAM
Zintegrowane urządzenia peryferyjne:
Typ złącza graficznego (wideo)
Typ złącza audio
Liczba zadajników wejściowych
(przełączników)
Liczba wyjść typu LED
Dodatkowe akcesoria:
Zasilacz
Informacje dodatkowe:
Wersja dla odbiorców akademickich
200.000-250.000
15.000-20.000
30.000-40.000
6-wejściowe elementy logiczne LUT
8 przerzutników typu Flip-Flop
Min.13 Mb (13.000 Kb)
HDMI
3.5mm (typu jack)
Min. 8
Min. 8
Kompatybilny z systemem
Poz. 4. Zintegrowany system cyfrowy z układem programowalnym FPGA zawierający
zaawansowane funkcje interfejsu wraz ze stacją dokującą oraz wyświetlaczem
System służyć ma do prototypowania układów wykorzystujących zaawansowane funkcje interfejsu
typu klawiatura numeryczna, panel dotykowy LCD, zgodnie z poniższą specyfikacją. Matryca układu
programowalnego FPGA ma posiadać min. 3 tys. bloków logicznych CLB oraz minimum 2 tys. Kb
konfigurowalnej pamięci RAM w blokach typu BRAM. Zintegrowany system ma posiadać ekran dotykowy, klawiaturę numeryczną dla wartości heksadecymalnych, zadajniki wejściowe (przełączniki),
złącze typu HDMI oraz wyjścia typu LED.
Projekt współfinansowany przez Unię Europejską ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach
Programu Infrastruktura i Środowisko
Tytuł Projektu: „Przebudowa budynku dydaktycznego Wydziału Elektrotechniki, Informatyki i Telekomunikacji Uniwersytetu
Zielonogórskiego”
Projekt realizowany w ramach XIII Osi Priorytetowej PO IiŚ – Działanie 13.1. ,,Infrastruktura szkolnictwa wyższego”
Strona 3 z 6
Znak sprawy: RA-TL-Z-32a/2015
załącznik nr 1 do SIWZ
Zamówienie obejmuje dostarczenie 8 sztuk o parametrach nie gorszych niż:
Układ FPGA:
Liczba komórek logicznych
Liczba bloków logicznych CLB
Liczba elementów logicznych typu Slice
Typ komórek logicznych Slice
Min. 40.000
Min. 3.000
Min. 6.000
6-wejściowe elementy logiczne LUT
8 przerzutników typu Flip-Flop
Min.2 Mb (2.000 Kb)
Całkowita liczba konfigurowalnej pamięci RAM
Zintegrowane urządzenia peryferyjne:
Ekran dotykowy
Min. 4.3", LCD
Klawiatura numeryczna
Obsługująca wartości heksadecymalne (0-F)
Złącze typu Ethernet
10/100 PHY
Typ złącza graficznego (wideo)
HDMI, VGA
Liczba zadajników wejściowych (przełączników)
Min. 8
Liczba wyjść typu LED
Min. 14
Dodatkowe akcesoria:
Zasilacz
Kompatybilny z systemem
Informacje dodatkowe:
Wersja dla odbiorców akademickich
Stacja dokująca do obsługi systemu:
Przystosowana do pracy w pionie i w poziomie
Napęd optyczny do składowania danych (DVD-RW)
Pamięć operacyjna: min. 8 GB (z obsługą do 16GB)
Pojemność składowanych danych: min. 500GB
Podstawowe parametry stacji dokującej
Sprawność zasilacza min. 86% przy obciążeniu 50%
Obudowa małogabarytowa, typ SFF
Wymagane urządzenia wskazujące do obsługi stacji
Wymagane zintegrowane urządzenie dźwiękowe
Wydajność min. 3500 pkt. (wykazana w teście
Jednostka przetwarzająca
dostępnym na stronie www.cpubenchmark.net)
Wyjścia D-SUB i DVI lub D-SUB i DisplayPort
Min. 8 portów USB (w tym 2xUSB 3.0)
Złącza
Min. 1 PCI Express x16
Gigabit Ethernet (RJ-45)
Wyświetlacz do obsługi systemu:
Przekątna
min. 23”
Matryca
Rozdzielczość
Deklarowana jasność
Deklarowany kontrast
Wejścia
IPS
1920 x 1080 px. (16:9)
250 cd/m2
min 1000:1
D-Sub, DVI, 4 x USB
Projekt współfinansowany przez Unię Europejską ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach
Programu Infrastruktura i Środowisko
Tytuł Projektu: „Przebudowa budynku dydaktycznego Wydziału Elektrotechniki, Informatyki i Telekomunikacji Uniwersytetu
Zielonogórskiego”
Projekt realizowany w ramach XIII Osi Priorytetowej PO IiŚ – Działanie 13.1. ,,Infrastruktura szkolnictwa wyższego”
Strona 4 z 6
Znak sprawy: RA-TL-Z-32a/2015
załącznik nr 1 do SIWZ
Poz. 5. Zestaw uruchomieniowy typu programmable system-on-a-chip (SoC)
Zestaw służyć ma do modelowania zaawansowanych systemów zintegrowanych typu programmable
system-on-a-chip (SoC), zgodnie z poniższą specyfikacją. Zintegrowany system ma zawierać procesor
(typu dual-core) oraz programowalną matrycę logiczną.
Zamówienie obejmuje dostarczenie 8 sztuk o parametrach nie gorszych niż:
System zintegrowany:
Procesor typu dual-core
Programowalna matryca logiczna
Zintegrowane urządzenia peryferyjne:
Typ złącza graficznego (wideo)
HDMI, VGA
Dodatkowe akcesoria:
Zasilacz
Kompatybilny (umożliwiający pracę) z systemem
Informacje dodatkowe:
Wersja dla odbiorców akademickich
Poz. 6. Akcesoria dodatkowe: karta typu microSD
Zamówienie obejmuje dostarczenie 8 sztuk o parametrach nie gorszych niż:
Akcesoria dodatkowe:
Karta typu microSD
Pojemność min. 8 GB, klasa min. 10,
kompatybilna z SDHC v2.0
Poz. 7. Programator układów programowalnych FPGA USB-JTAG
Programator służyć ma do konfigurowania oraz analizy układów programowalnych FPGA za pomocą
złącza JTAG. Komunikacja z komputerem odbywać się ma poprzez złącze USB.
Zamówienie obejmuje dostarczenie 8 sztuk o parametrach nie gorszych niż:
Programator układów programowalnych FPGA:
Przeznaczenie programatora
Programowanie oraz analiza układów FPGA
Komunikacja z komputerem
Złącze USB
Rodzaj złącza
IDC14, JTAG, USB B micro
Informacje dodatkowe:
Programator nie może zostać przez producenta uznany za przestarzały (na dzień ogłoszenia OPZ)
Wersja dla odbiorców akademickich
Projekt współfinansowany przez Unię Europejską ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach
Programu Infrastruktura i Środowisko
Tytuł Projektu: „Przebudowa budynku dydaktycznego Wydziału Elektrotechniki, Informatyki i Telekomunikacji Uniwersytetu
Zielonogórskiego”
Projekt realizowany w ramach XIII Osi Priorytetowej PO IiŚ – Działanie 13.1. ,,Infrastruktura szkolnictwa wyższego”
Strona 5 z 6
Znak sprawy: RA-TL-Z-32a/2015
załącznik nr 1 do SIWZ
Poz. 8. Zaawansowany programator układów programowalnych FPGA
Programator służyć ma do konfigurowania oraz analizy układów programowalnych (CPLD, FPGA,
PROM) za pomocą złącza JTAG. Komunikacja z komputerem odbywać się ma poprzez złącze USB.
Zamówienie obejmuje dostarczenie 2 sztuk o parametrach nie gorszych niż:
Programator układów programowalnych FPGA:
Przeznaczenie programatora
Programowanie oraz analiza układów FPGA, CPLD, PROM
Komunikacja z komputerem
Złącze USB
Rodzaj złącza
IDC14, JTAG
Napięcie interfejsu
5V (TTL), 3.3V (LVCMOS), 2.5V, 1.8V, 1.5V
System operacyjny
Microsoft Windows, Linux Red Hat/SUSE
Wspierany standard
IEEE 1149.1, SPI, USB 2.0
Wersja programatora
Aktualnie najnowsza (stan na rok 2015)
Programator nie może zostać przez producenta uznany za przestarzały (na dzień ogłoszenia OPZ)
Wbudowana sygnalizacja statusu programowania układu cyfrowego
Projekt współfinansowany przez Unię Europejską ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach
Programu Infrastruktura i Środowisko
Tytuł Projektu: „Przebudowa budynku dydaktycznego Wydziału Elektrotechniki, Informatyki i Telekomunikacji Uniwersytetu
Zielonogórskiego”
Projekt realizowany w ramach XIII Osi Priorytetowej PO IiŚ – Działanie 13.1. ,,Infrastruktura szkolnictwa wyższego”
Strona 6 z 6