wzmacniacz różnicowy
Transkrypt
wzmacniacz różnicowy
Slajd 1 Analogowe układy scalone Wzmacniacze różnicowe Wzmacniacz różnicowy – tranzystory n-kanałowe wzbogacane Slide 1 Slajd 2 Analogowe układy scalone Wzmacniacz różnicowy – charakterystyka wielkosygnałowa Slide 2 Slajd 3 Analogowe układy scalone Wzmacniacz różnicowy – schemat zastępczy dla sygnałów różnicowych Wzmacniacz różnicowy – schemat zastępczy dla sygnałów wspólnych Slide 3 Slajd 4 Analogowe układy scalone Wzmacniacz różnicowy – model małosygnałowy dla sygnałów wspólnych Slide 4 Slajd 5 Analogowe układy scalone Wzmocnienie dla składowej różnicowej vd 1 − vd 2 g m1 W1 L1 =− =− ⋅ (1 + η3 )g m3 vid W3 L3 1 + 1 γ 2 Φ + Vd 1 − VBB Slide 5 Slajd 6 Analogowe układy scalone Wzmacniacz różnicowy CMOS – tranzystory wejściowe n-kanałowe Slide 6 Slajd 7 Analogowe układy scalone Wzmacniacz różnicowy CMOS – tranzystory wejściowe p-kanałowe Slide 7 Slajd 8 Analogowe układy scalone VG1( low) = VSS + VT 3 + VDS 1 − VT 1 VG1( high ) = VDD − VDS 5 − VT 1 Wzmacniacz różnicowy CMOS – bilans napięć polaryzujących Slide 8 Slajd 9 Analogowe układy scalone slew rate = I SS Cout CM = C gs 3 + C gs 4 Wzmacniacz różnicowy CMOS – pojemności pasożytnicze Slide 9 Slajd 10 Analogowe układy scalone Wzmacniacze operacyjne Układ kompensacji U1 U2 Wzmacniacz różnicowy Stopień pośredni Stopień wyjściowy Uwy Układ polaryzacji Schemat blokowy wzmacniacza operacyjnego Slide 10 Slajd 11 Analogowe układy scalone Ad (s ) = A0 d ⋅ ω1 ⋅ ω 2 ⋅ ω 3 ⋅ L (s + ω1 )⋅ (s + ω 2 ) ⋅ (s + ω 3 ) ⋅L Charakterystyka amplitudowa wzmacniacza operacyjnego (op amp) Slide 11 Slajd 12 Analogowe układy scalone Charakterystyka przejściowa (odpowiedź na skok jednostkowy) op amp z ujemnym sprzężeniem zwrotnym Slide 12 Slajd 13 Analogowe układy scalone Pojemności pasożytnicze Slide 13 Slajd 14 Analogowe układy scalone Kompensacja Millera Slide 14 Slajd 15 Analogowe układy scalone Cc = 0 p1' = − 1 R1C1 p2' = − 1 R2C2 Cc ≠ 0 Vo (s ) g m1 g m 2 R1 R2 (1 − sCc / g m 2 ) = Vin (s ) 1 + s[R1 (C1 + C2 ) + R2 (C2 + Cc ) + g m 2 R1 R2Cc ] + s 2 R1 R2 [C1C2 + Cc (C1 + C2 )] p1 ≅ − 1 g m 2 R1 R2Cc p2 ≅ − g m 2Cc C1C2 + C2Cc + Cc C1 z= gm2 Cc Slide 15 Slajd 16 Analogowe układy scalone GB = A0 ⋅ p1 ≅ ( g m1 R1 g m 2 R2 ) ( g m 2 R1 R2Cc = ) = g m1 Cc z GB = g m 2 g m1 Aby z > GB g m 2 > g m1 Slide 16 Slajd 17 Analogowe układy scalone Bieguny transmitancji przed i po kompensacji Slide 17 Slajd 18 Analogowe układy scalone Modyfikacja kompensacji Millera Slide 18 Slajd 19 Analogowe układy scalone Modyfikacja kompensacji Millera (z rezystorem) Slide 19 Slajd 20 Analogowe układy scalone Op amp z tranzystorami NMOS Slide 20 Slajd 21 Analogowe układy scalone Op amp CMOS Slide 21 Slajd 22 Analogowe układy scalone Slide 22 Slajd 23 Analogowe układy scalone Układy pracujące w trybie prądowym Wzmacniacz prądowy (zwierciadło prądowe) Slide 23 Slajd 24 Analogowe układy scalone g m1 = g m 2 g m3 = g m 4 Integrator pracujący w trybie prądowym Slide 24 Slajd 25 Analogowe układy scalone Bilans prądów w analizie małosygnałowej Dla węzła X: i1 + i f = g m1v1 id ( M 1) g m1(2 )v1 = i1 + i f Dla węzła Y: g m 2 v1 + g m 3v2 + Cint dv2 = i2 dt Dla węzła Z: g m 4v2 = −i f v2 = − if g m 4 (3 ) Slide 25 Slajd 26 Analogowe układy scalone I1 (s ) + I f (s ) + ( g m 3 + sCint ) ⋅ (− I f (s ) g m 3 ) = I 2 (s ) I f (s ) = ( g m 3 sCint ) ⋅ (I1 (s ) − I 2 (s )) I out (s ) = K ⋅ I f (s ) I out (s ) = K ⋅ ( g m 3 sCint ) ⋅ (I1 (s ) − I 2 (s )) Slide 26 Slajd 27 Analogowe układy scalone Układy z przełączanymi prądami Układ (wzmacniacz) prądowy próbkująco-pamiętający Slide 27 Slajd 28 Analogowe układy scalone Dynamiczne zwierciadło prądowe Slide 28 Slajd 29 Analogowe układy scalone Dynamiczne zwierciadło prądowe z podwójnym wyjściem Slide 29 Slajd 30 Analogowe układy scalone Integrator z przełączanymi prądami Slide 30 Slajd 31 Analogowe układy scalone i f = (i f + i1 )⋅ z −1 − i2 ⋅ z i ⋅ z −1 − i2 ⋅ z if = 1 1 − z −1 iout − − 1 2 1 2 i ⋅ z −1 − i2 ⋅ z = K ⋅if = K ⋅ 1 1 − z −1 − 1 2 Slide 31 Slajd 32 Analogowe układy scalone V dd I I i out i in φ1 M1 M2 C gs1 S C gs2 Układ pamiętający pierwszej generacji Slide 32 Slajd 33 Analogowe układy scalone Odpowiedź układu pamiętającego pierwszej generacji na pobudzenie sinusoidalne Slide 33 Slajd 34 Analogowe układy scalone Vdd I φ1 φ2 iout iin S1 S3 S2 φ1 M Cgs Układ pamiętający drugiej generacji Slide 34 Slajd 35 Analogowe układy scalone Odpowiedź układu pamiętającego drugiej generacji na pobudzenie sinusoidalne Slide 35 Slajd 36 Analogowe układy scalone Sieci neuronowe wi1 wi2 Σ wi3 ni (t + 1) = Θ ∑ wij n j (t ) − µ i j ni µi 1 dla x ≥ 0 Θ( x ) = 0 dla x < 0 (1) Model Mc Culloch’a i Pitts’a Slide 36 Slajd 37 Analogowe układy scalone ni = g ∑ wij n j − µ i j neurony jednostki synapsy połączenia Slide 37 Slajd 38 Analogowe układy scalone WY WE Perceptron dwuwarstwowy Slide 38 Slajd 39 Analogowe układy scalone PAMIĘĆ ASOCJACYJNA ξ iµ µ-ty wzorzec µ = 1, 2, L , p liczba wzorców ζi nowy wzorzec i = 1, 2, L , N liczba neuronów (jednostek) ni = ζ i konfiguracja początkowa sieci wij = ? ni ξ iµ µ0 oznacza najbliższy ze zbioru p wzorców 0 Slide 39 Slajd 40 Analogowe układy scalone Wyznaczanie odległości Hamminga: ∑ [ξ µ ⋅ (1 − ζ ) + (1 − ξ µ )⋅ζ ] i i i i i Schemat działania pamięci asocjacyjnej ξ1 ξ2 ξ3 Slide 40 Slajd 41 Analogowe układy scalone MODEL HOPFIELDA PAMIĘCI ASOCJACYJNEJ Notacja: zapłon stan spoczynku Konwersja Si +1 -1 ni Si Si = 2 n i - 1 S i = sgn ∑ wij S j − Θi j 1 dla x ≥ 0 gdzie sgn ( x ) = − 1 dla x < 0 sgn(x) -1 1 0 -1 x -1 Slide 41 Slajd 42 Analogowe układy scalone Si = sgn ∑ wij S j j (2) Zadanie: Znaleźć takie wartości wij, aby wzorce dały się zapamiętać, były stabilne i aby małe odchylenia od wzorców były korygowane w trakcie ewolucji sieci Slide 42 Slajd 43 Analogowe układy scalone I. Jeden wzorzec ξi sgn ∑ wij ⋅ ξ j = ξ i dla każdego i j Warunek stabilności: wij ~ ξ i ⋅ ξ j wij = 1 ξi ⋅ ξ j N (3) Slide 43 Slajd 44 Analogowe układy scalone Sumaryczne pobudzenie wejściowe hi = ∑ wij S j j -ξ ξ Slide 44 Slajd 45 Analogowe układy scalone II. Zbiór wielu wzorców 1 N wij = p ξ µ ⋅ξ µ ∑ µ =1 Warunek stabilności wzorca ( ) sgn hiν = ξ iν i (4) j ξ iν (5) dla każdego i Slide 45 Slajd 46 Analogowe układy scalone Pobudzenie sieciowe dla ν -tego wzorca: hiν na wejściu i-tego neuronu hiν = ∑ wij ⋅ ξ νj = j µ Rozdzielając sumę oraz całą resztę: µ =ν 1 N 1 N ∑∑µ ξ µ ⋅ ξ µ ⋅ ξ ν i j j j składników na składnik µ =ν 1 ∑ξ ν ⋅ξ ν ⋅ξ ν = N ⋅ N ⋅ξ ν = ξ ν i j j i i j =1 Slide 46 Slajd 47 Analogowe układy scalone hiν = ξ iν + 1 N ∑ µ∑µ ξ µ ⋅ ξ µ ⋅ ξ ν j ≠ i j j przesłuch (szum) Slide 47 Slajd 48 Analogowe układy scalone Perceptrony proste O1 ξ1 ξ2 O4 O3 O2 ξ3 ξ4 Oi = g (hi ) = g ∑ wik ⋅ ξ k k Slide 48 Slajd 49 Analogowe układy scalone Opuszczamy progi: ξ 0 = −1 wi 0 = θ i N N Oi = g ∑ wik ⋅ ξ k = g ∑ wik ⋅ ξ k − θ i k =0 k =1 Oiµ = ζ iµ (pożądane) µ = 1, 2, ..., p Oiµ = g hiµ = g ∑ wik ⋅ξ kµ k ( ) Slide 49 Slajd 50 Analogowe układy scalone g (h ) = sgn (h ) Jednostki są niezależne, dla i-tej jednostki możemy opuścić indeks i , wówczas wagi wik tworzą wektor w = (w1 w2 LwN ) Podobnie ( ξ kµ ) sgn w ⋅ξ µ = ς µ w przestrzeni N-wymiarowej. ξµ dla każdego µ Slide 50 Slajd 51 Analogowe układy scalone (w ⋅ξ ) = 0 ξ1 E A F B ξ2 C G w D Slide 51 Slajd 52 Analogowe układy scalone ξ1 ξ2 D w Slide 52 Slajd 53 Analogowe układy scalone Problem jest liniowo separowalny, jeżeli można znaleźć płaszczyznę w przestrzeni ξ rozdzielając wzorce ξµ = 1 od wzorców ξµ = -1. Jeżeli mamy kilka jednostek wyjściowych, znajdujemy takie płaszczyzny dla każdego wyjścia. Slide 53 Slajd 54 Analogowe układy scalone Niezerowy próg: Oi = sgn ∑ wik ⋅ ξ k − wi 0 k >0 O = sgn (w ⋅ ξ − w0 ) Obszary N-wymiarowej przestrzeni wejść (ξ1, ξ2, ... ξN) przyjmujące na wyjściu O wartości +-1, są odseparowane od siebie przez (N-1)-wymiarową hiperpłaszczyznę: w ⋅ξ = w0 Slide 54 Slajd 55 Analogowe układy scalone Przykład: funkcja AND ξ2 ξ1 ξ2 O 0 0 -1 0 1 -1 1 0 -1 1 1 1 (1,1) (0,1) w ξ1 (0,0) (1,0) Slide 55 Slajd 56 Analogowe układy scalone ξ0 ξ2 ξ1 -1 Slide 56 Slajd 57 Analogowe układy scalone Przykład: funkcja XOR ξ2 ξ1 ξ2 O 0 0 -1 0 1 1 1 0 1 1 1 -1 (1,1) (0,1) ξ1 (0,0) (1,0) Slide 57 Slajd 58 Analogowe układy scalone Prosty algorytm uczenia Zał. Problem jest linowo separowalny. Wprowadzamy kolejno wzorce i sprawdzamy czy: Oiµ = ζ iµ wiknowa = wikstara + ∆wik gdzie: 2η ⋅ ζ iµ ⋅ ξ kµ ∆wik = 0 dla ζ iµ ≠ Oiµ (1) Slide 58 Slajd 59 Analogowe układy scalone lub: ∆wik = η ⋅ (1 − ζ iµ Oiµ )ζ iµ ⋅ ξ kµ (2) lub: ∆wik = η ⋅ (ζ iµ − Oiµ )⋅ ξ kµ (3) Uwzględnienie marginesu błędu (4) ζ iµ ⋅ h iµ = ζ iµ ∑ wik ⋅ ξ ikµ > N ⋅ K k Slide 59 Slajd 60 Analogowe układy scalone ( ) ∆wik = η ⋅ Θ ⋅ NK − ζ iµ h iµ ζ iµ ⋅ ξ kµ Θ =1 (5) jeżeli równanie (4) nie jest spełnione, czyli, jeżeli Θ =1 to ζ iµ ⋅ h iµ ≤ N ⋅ K Korekta każdej wagi jest zatem proporcjonalna do błędu pobudzenia sumarycznego. Równanie (5) nazywamy regułą uczenia perceptronu. Slide 60 Slajd 61 Analogowe układy scalone Hiperpłaszczyzny separujące ( ) sgn w ⋅ξ µ = ς µ (a) dla każdego µ Definiujemy nową wielkość: xµ = ζ µ ⋅ ξµ xkµ = ζ µ ⋅ ξ kµ Warunek (a) można zatem zapisać: (w ⋅ x ) > 0 µ (b) dla każdego µ Slide 61 Slajd 62 Analogowe układy scalone (w ⋅ x ) > NK µ ξ1 x1 A ξ2 E D D E d B C A w B C w d < NK w Slide 62 x2 Slajd 63 Analogowe układy scalone Regułę uczenia (5) dla jednego wyjścia można zatem zapisać w postaci: ( ) ∆w = η ⋅ Θ ⋅ NK − w ⋅ x µ x µ ponieważ: µ ζ iµ h iµ = ζ h µ = ζ µ ∑ w ξ µ = ∑ w xµ = w ⋅ xµ k k k k k k Slide 63 Slajd 64 Analogowe układy scalone w C = w B + ηcx C xC xB wC x2 w B = w A + ηbx B xA wB wA x1 w w A = w + ηax A K =0 Slide 64 Slajd 65 Analogowe układy scalone Stopnie trudności uczenia w w w w D(w ) = ( 1 min w ⋅ x µ w µ ) Slide 65 Slajd 66 Analogowe układy scalone Dmax = max D(w ) w Slide 66 Slajd 67 Analogowe układy scalone Jednostki liniowe g (h ) - funkcja ciągła i różniczkowalna E (w ) - funkcja kosztów w = {wik } - wagi i-tego neuronu Slide 67 Slajd 68 Analogowe układy scalone Zakładamy funkcję liniową neuronu: g (h ) = h Oiµ = ∑ wikξ kµ k Oiµ = ζ iµ ζ iµ = ∑ wikξ kµ k Slide 68 Slajd 69 Analogowe układy scalone Dla sieci liniowej można obliczyć zbiór wag analitycznie metodą pseudoinwersji: wik = 1 N Qµν = ζ µ (Q )µν ξ ν ∑ µν 1 N −1 i k (6) ∑ ξ µξ ν k k k Zatem macierz Q jest macierzą części wspólnych wzorców wejściowych Slide 69 Slajd 70 Analogowe układy scalone Aby Q była nieosobliwa, wzorce wejściowe muszą być liniowo niezależne. Jeżeli ISTNIEJE zależność liniowa wzorców, wówczas: a1ξ k1 + a2ξ k2 + L + a pξ kp = 0 dla każdego k Slide 70 Slajd 71 Analogowe układy scalone Jeżeli p =< N, to zbiór p wzorców może (ale nie musi) być liniowo niezależny. Jeżeli p < N to ξ k , ξ k L ξ k rozpinają tylko podprzestrzeń wzorców w przestrzeni wejściowej i wówczas równanie (6) ma wiele rozwiązań. 1 2 p Slide 71 Slajd 72 Analogowe układy scalone Jeżeli wik jest rozwiązaniem (6), a ξ* jest pewnym wektorem ortogonalnym do podprzestrzeni wzorców wejściowych, czyli: ∑ ξ µξ k * k =0 dla każdego µ k ' to wagi wik określone równaniem wik' = wik + aiξ k* zapewniają inne rozwiązanie dla dowolnego ai Slide 72 Slajd 73 Analogowe układy scalone Uczenie metodą spadku gradientu Definiujemy funkcję kosztu E (w ) = ( 1 ∑ ζ iµ − Oiµ 2 iµ ) 2 = 1 µ ζ i − ∑ wikξ kµ ∑ 2 iµ k wik ∆wik ~ ∇E ∆wik = −η ∂E = η ∑ ζ iµ − Oiµ ξ kµ ∂wik µ ( 2 ) Slide 73 Slajd 74 Analogowe układy scalone Jeżeli zmiany dokonujemy kolejno dla każdego wzorca ξ kµ po kolei, to otrzymujemy: ∆wik = η (ζ iµ − Oiµ )ξ kµ (7) lub: ∆wik = η δ iµ ξ kµ δ iµ = ζ iµ − Oiµ Reguła delta, lub adaline, lub Widrow-Hoff, lub najmniejszych kwadratów (LMS) Slide 74 Slajd 75 Analogowe układy scalone Jednostki nieliniowe ( 1 ∑ ζ iµ − Oiµ 2 iµ E (w ) = ) 2 = 1 µ ∑ ζ i − g ∑k wikξ kµ 2 iµ 2 ∆wik = η δ iµ ξ kµ δ iµ = ζ iµ − Oiµ g ' (hiµ ) Slide 75 Slajd 76 Analogowe układy scalone Funkcja tangensa hiperbolicznego: g (h ) = tanh (h ) g ' (h ) = [tanh (β h )] = β (1 − g 2 ) ' Funkcja sigmoidalna: g (h ) = f β (h ) = [1 + exp(− 2 β h )] −1 g ' (h ) = f β (h ) = 2 β g (1 − g ) ' Slide 76 Slajd 77 Analogowe układy scalone Sieci wielowarstwowe O1 O2 O3 Oi W11 Wij V2 V1 V3 V4 w11 Vj wjk ξ1 ξ2 ξ3 ξk Slide 77 Slajd 78 Analogowe układy scalone ξ kµ µ = 1, 2,K p k = 1, 2,K N Dla µ-tego wzorca j-ta jednostka ukryta otrzymuje sygnał pobudzenia sieciowego: h µj = ∑ w jk ξ kµ k i wytwarza sygnał wyjściowy: V jµ = g (h µj ) = g ∑ w jk ξ kµ k Slide 78 Slajd 79 Analogowe układy scalone Zatem i-ta jednostka wyjściowa otrzymuje z warstwy pośredniej sygnał: hiµ = ∑ WijV jµ = ∑ Wij g ∑ w jkξ kµ j j k i wytwarza sygnał wyjściowy: Oiµ = g hiµ = g ∑ Wij ⋅ g ∑ w jkξ kµ k j ( ) Czyli mamy „wyjście” w funkcji wag i „wejścia” Slide 79 Slajd 80 Analogowe układy scalone E (w ) = ( 1 ∑ ζ iµ − Oiµ 2 iµ E (w ) = ) 2 1 µ µ ζ i − g ∑ Wij ⋅ g ∑ w jkξ k ∑ 2 iµ k j ∆Wij = −η 2 ∂E = η ∑ ζ iµ − Oiµ ⋅ g ' hiµ V jµ = η ∑ δ iµ V jµ ∂Wij µ µ ( ) ( ) gdzie δ iµ = g ' (hiµ )⋅ (ζ iµ − Oiµ ) Slide 80 Slajd 81 Analogowe układy scalone µ ∂E ∂E ∂V j = ∆w jk = −η = −η ⋅ ∂w jk ∂V jµ ∂w jk ( ) ( ) V jµ = g h µj = g ∑ w jk ξ kµ k ( ) ( ) = η ∑ ζ iµ − Oiµ g ' hiµ ⋅Wij g ' h µj ξ kµ = µi ( ) = η ∑ δ iµWij g ' h µj ξ kµ = η ∑ δ jµ ξ kµ µi µ gdzie δ jµ = g ' (h µj )∑ Wijδ iµ i Slide 81 Slajd 82 Analogowe układy scalone ∆w pq = η ∑δ wyjscie ⋅ Vwejscie wzorzec Slide 82