Parzystość ramki 1. Parzystość ramki. Dodanie bitu parzystości
Transkrypt
Parzystość ramki 1. Parzystość ramki. Dodanie bitu parzystości
Parzystość ramki 1. Parzystość ramki. Dodanie bitu parzystości. Najprostszym sposobem zwiększenia długości słowa, umożliwiającym wykrycie i korekcję błędu, jest dodanie bitu parzystości. Do każdego k-bitowego słowa kodowego dodajemy bit parzystości otrzymując słowo k+1 bitowe. Dodawanie bitu parzystości można przedstawić za pomocą mnożenia ciągu kodowego b przez macierz generującą G (1) gdzie (2) Mnożenia w operacji(1) są mnożeniami logicznymi AND, a dodawania sumami XOR. Część jednostkowa macierzy generującej oznacza, że n-1 bitów jest identyczna z bitami ciągu kodowego b, a ostatni jest bitem parzystości umożliwiającym wykrycie błędu. Aby uzyskać również możliwość korekcji błędu, słowa kodowe c tworzą wiersze bloku(macierzy), do którego dołączamy ostatni wiersz złożony z bitów parzystości dla kolumn bloku. Wiersz ten nazywamy ciągiem sprawdzającym parzystość ramki (FCC - Frame Control Check). Ramka ma więc postać: (3) 1 Parzystość ramki gdzie p1, …, pk jest ciągiem bitów parzystości, a q1, ..., qk+1 ciągiem sprawdzającym parzystość ramki. Analizując przypadki wystąpienia jednego błędu lub dwóch błędów w wierszach i kolumnach macierzy(3) stwierdzamy możliwość korekcji tylko jednego błędu w ramce. Wielkość ramki, w której chcemy korygować błąd, zależy więc od prawdopodobieństwa wystąpienia błędu. 2 Parzystość ramki 2. Zadania: • zaimplementować koder/dekoder w języku VHDL z ciągiem sprawdzającym parzystość ramki dla ramki o rozmiarze 8x8 wg danych zamieszczonych powyżej • stworzyć ramkę danych w pamięci wewnętrznej układu XC3S500E, z której pobierane będą dane do kodera/dekodera • przeprowadzić symulację behawioralną zaprojektowanego układu • obudować koder/dekoder w komponenty opisane w języku VHDL niezbędne do komunikacji z koderem i obserwacji jego wyników • dokonać syntezy układu dla płyty prototypowej Spartan-3E Starter Kit (Xilinx XC3S500-E Spartan-3E FPGA) • przeprowadzić symulację Post-Route Simulation • wyniki poszczególnych wierszy ramki przedstaw na diodach led umieszczonych na płycie • wyniki przedstaw prowadzącemu 3. Sprawozdanie W sprawozdaniu należy zamieścić: • informacje jakie zasoby układu i w jakich ilościach wykorzystane są przez projekt • kod VHDL opisujący przedstawiony koder/dekoder • przebiegi symulacji behawioralnej kodera/dekodera • przebiegi symulacji Post-Route kodera/dekodera 3