Logika Układów Cyfrowych

Logika Układów Cyfrowych
Zadania na 04.01.2016r. dla grup o 7:30, 9:15 i 11:15
A1/A3/A7/A9 (ćwiczenie 212)
Zaprojektować automat asynchroniczny działający wg podanego schematu. Dany jest automat A1 , który ma dwa wejścia bitowe X1 i X2 oraz dwa wyjścia bitowe Y1 i Y2 . Automat rozpoczyna swoją pracę w stanie początkowym q0 . Stany
wejść to X1 = X2 = 0. Stan wyjść to Y1 = Y2 = 0. Podanie na wejście X1 sygnału „1” powoduje ustawienie wyjść: Y1 = 1 i Y2 = 0. Kolejna „1” na X1 , to
X1 = 0 i X2 = 1. Następna „1” na Y1 , to Y2 = 1 i X2 = 1. Po kolejnej podanej na
X1 „1” następuje powrót do stanu początkowego. Każdorazowe podanie (w dowolnej dyskretnej chwili czasu) sygnału „1” na wejście X2 powoduje ustawienie wyjść:
Y1 = Y2 = 0. Założenie: na wejściach nigdy nie pojawiają się jednocześnie stany „1”.
Układ zaprojektować w dwóch wersjach: ze sprzężeniem zwrotnym i przerzutnikami.
B1/B3/B7/B9 (ćwiczenie 204)
Skonstruować automat NFA akceptujący słowa ze zbioru zadanego wyrażeniem
regularnym S1 = 1∗ · (0 + 1) · 2∗
C1/C3/C7/C9 (ćwiczenie 205)
Dokonać syntezy strukturalnej automatu (z użyciem przerzutników i bramek)
w oparciu o podane wyrażenie regularne.
S0 = (z2 z2 z1 + z1 z2 )∗ z1 z2 | y0 ,
S1 = ¬S0 | y1
UWAGA! Przygotowując się do ćwiczeń należy zgodnie z zasadami podanymi w instrukcji umieć wykonać przejście z zapisu w postaci wyrażenia na graf oraz umieć
dokonać syntezy strukturalnej automatu. Przykład syntezy podany jest na stronie
antoni.sterna.staff.iiar.pwr.wroc.pl
D1/D3/D7/D9 (ćwiczenie 206)
Stosując metodę przedstawioną w instrukcji do ćwiczenia (przeczytać również dodatek), wykonać syntezę automatu parametrycznego dla podanych automatów A1 i A2 .
A1
y0
y1
y0
q0
q1
q2
z0
q0
q2
q2
z1
q1
q0
q0
A2
Strona 1 z 2
y0
y1
y0
q3
q4
q5
z2
q5
q5
q5
z3
q5
q4
q3
E1/E3/E7/E9 (ćwiczenie 207)
Przygotować się zgodnie z instrukcją do wykonania zadań zawartych w Modułach
1 − 4. Przykłady na ćwiczeniach mogą różnić się od podanych w Modułach.
F1/F3/F7/F9 (ćwiczenie 208)
Określić graf automatu Moore’a dla:
1. Komparatora 2-bitowego, 3-ro stanowego: A > B; A = B; A < B.
2. Detektora sekwencji „ALA” w wersji „zazębiającej się” na symbolu („A”),
gdzie ostatni symbol wykrytej sekwencji rozpoczyna kolejną sekwencję.
3. Zamka szyfrowego, 4-ro bitowego jak w Module D ćwiczenia 207.
Strona 2 z 2