Układy cyfrowe - Uniwersytet Zielonogórski
Transkrypt
Układy cyfrowe - Uniwersytet Zielonogórski
Układy cyfrowe - laboratorium przygotował: dr inż. Piotr Miczulski 1. ZAJĘCIA ORGANIZACYJNE. WPROWADZENIE DO ŚRODOWISKA ACTIVE-HDL CEL ĆWICZENIA Wprowadzenie do tematyki przedmiotu. Omówienie planu i zakresu zajęć laboratoryjnych, podanie wykazu literatury, przedstawienie warunków zaliczenia oraz zasad pracy na zajęciach. Tworzenie i konfiguracja projektu, edycja schematu, kompilacja i symulacja układu w środowisku Active-HDL. ZADANIE Zadanie ma na celu zapoznanie się z podstawowymi elementami środowiska ActiveHDL: edytorem schematów BDE oraz z narzędziem umożliwiającym przeprowadzenie symulacji zaprojektowanego układu. Wymienione elementy zostaną przećwiczone na podstawie prostego układu kombinacyjnego. 1. Uruchom program Active-HDL. Utworzenie i konfiguracja nowej grupy projektów 2. W oknie dialogowym Getting Started wybierz opcję Create new workspace, a następnie naciśnij przycisk OK. Opcja Open existing workspace umożliwia szybkie otwarcie jednej z istniejącej grupy projektów. 3. Otwarte zostało okno dialogowe New Workspace (Rysunek 1). W polu Type the workspace name wpisz nazwę grupy projektów, np. UC_104IDZ. W polu Select the location of the workspace folder podaj ścieżkę do katalogu, w którym zostaną zapisane pliki projektowe (C:\LABS\AHDL). Katalog może zostać również wybrany za pomocą przycisku Browse. Nazwa grupy projektów Lokalizacja grupy projektów Zaznaczenie tej opcji powoduje automatyczne przejście do definiowania nowego projektu Rysunek 1. Okno dialogowe tworzenia nowej grupy projektów Studenci mają możliwość tymczasowego zapisywania danych na dysku w katalogu: C:\Labs\AHDL. 4. Upewnij się, że opcja Add New Design to Workspace jest zaznaczona i naciśnij przycisk OK. Układy cyfrowe - laboratorium przygotował: dr inż. Piotr Miczulski Utworzenie i konfiguracja nowego projektu 5. Po otwarciu oka kreatora nowego projektu zaznacz opcję Create an empty design, a następnie naciśnij przycisk Next. 6. W kolejnym kroku zmień opcję Default HDL Language na Verilog i naciśnij przycisk Next. 7. Następnie w polu Type the design name podaj nazwę projektu (np. Lab_UC01). Domyślną nazwę biblioteki dla projektu pozostaw bez zmian i naciśnij przycisk Next. Pole Select the location of the design folder zawiera ścieżkę to katalogu, w którym zostanie utworzony katalog z plikami projektu. 8. Aby zakończyć tworzenie szkieletu nowego projektu naciśnij przycisk Finish. Utworzenie nowego schematu układu za pomocą kreatora BDE 9. Z menu File wybierz opcję New->Block Diagram (ang. Block Diagram Editor). Naciśniecie przycisku spowoduje otwarcie kreatora New Source File Wizard. 10. Pozostaw zaznaczone pole wyboru Add the generated file to the design, które spowoduje dodanie nowego pliku schematu do aktywnego projektu, i naciśnij przycisk Next. 11. W kolejnym kroku również upewnij się, że wybrano język Verilog i naciśnij przycisk Next. Każdy schemat blokowy układu jest kompilowany do programu opisującego działanie układu w jednym z trzech języków opisu sprzętu: EDIF, VHDL lub Verilog. 12. W polu edycyjnym Type the name of source file to create podaj nazwę pliku, w którym zostanie zapisany schemat zaprojektowanego układu. Wpisz następującą nazwę pliku: AndGateTest i naciśnij przycisk Next. 13. Kolejny formularz (Rysunek 2) pozwala na szybkie wstawienie portów wejściowych i wyjściowych do schematu układu. Symbol bloku logicznego układu Nazwa edytowanego portu Kierunek portu Lista zdefiniowanych portów Rysunek 2. Kreator nowego pliku schematu układu – definicja portów Aby zdefiniować nowy port wykonaj następujące kroki: a. Naciśnij przycisk New. Do listy portów dodany zostanie nowy element, a kursor myszy ustawi się w polu Name. b. Wpisz w polu Name nazwę nowego portu. Nazwa pierwszego portu to: A. c. Wybierz odpowiedni kierunek portu: in – port wejściowy, out – port wyjściowy, inout – port wejścia-wyjścia, buffet – bufor. Port A jest portem wejściowy, a więc zaznacz opcję in. W podobny sposób zdefiniuj drugi wejściowy port B i port wyjściowy Y. Układy cyfrowe - laboratorium przygotował: dr inż. Piotr Miczulski 14. Aby zakończyć tworzenie nowego pliku schematu naciśnij przycisk Finish. Dodawanie symboli predefiniowanych układów z dostępnych bibliotek 15. Nowo utworzony plik AndGateTest.bde zostanie wyświetlony w oknie edytora schematów, widocznym jako jedna z zakładek obszaru roboczego (Rysunek 3). Okno edytora schematów BDE Okno wyświetlające projekty aktualnie otwartego obszaru roboczego Nowo dodane porty Okno konsoli. Tutaj wyświetlane są np. komunikaty o wyniku kompilacji układu Rysunek 3. Główne okno środowiska Active-HDL Zdefiniowane porty zostały dodane do schematu projektowanego układu i rozmieszczone na arkuszu. 16. Aby dodać do schematu symbol dwuwejściowej bramki AND, wybierz z menu View polecenie Symbols Toolbox lub naciśnij przycisk , znajdujący się na pasku narzędzi. 17. Upewnij się, że aktywnym oknem jest okno AndGateTest. Jeżeli nie, to wybierz odpowiednią zakładkę w głównym oknie programu Active-HDL. 18. W oknie z listą symboli (Rysunek 4) rozwiń gałąź Built-in symbols i zaznacz symbol dwuwejściowej bramki AND2. Pole umożliwiające wyszukanie żądanego układu Lista dostępnych układów Symbol układu Rysunek 4. Okno symboli układów Układy cyfrowe - laboratorium przygotował: dr inż. Piotr Miczulski Następnie przeciągnij narysowany symbol układu nad schemat układu i umieść go pomiędzy portami wejściowymi i wyjściowymi. Zmiana położenia elementów na schemacie 19. Korzystając z myszki lub klawiatury rozmieść dodane do schematu układu elementy, tak jak to zostało pokazane na Rysunek 5. Rysunek 5. Bramka AND i porty wejściowe i wyjściowe Zmiana położenia elementów w oknie roboczym edytora schematów możliwa jest za pomocą myszki lub klawiatury. Możliwe jest również grupowanie elementów, poprzez ich zaznaczenie za pomocą myszki lub myszki i klawisza CTRL. Naciśnięcie lewym przyciskiem myszki na symbol elementu powoduje jego zaznaczenie i skojarzonej z nim etykiety, natomiast kliknięcie na etykietę symbolu powoduje wybranie tylko samej etykiety. Rysowanie przewodów 20. Wybierz z menu Diagram polecenie Wire, a następnie połącz przewodem port wejściowym A i wejście I1 bramki AND. Narzędzie do rysowania przewodów można również wybrać naciskając przycisk na pasku narzędzi Diagram Items – VHDL lub naciskając klawisz W. Zmiana położenia portu lub symbolu elementu układu spowoduje automatyczne dopasowanie rozmieszczenia przewodów łączących port i symbol układu. 21. W podobny sposób połącz przewodem port wejściowy B i wejście I0 bramki AND oraz wyjście O bramki AND i port wyjściowy Y. Rysunek 6 przedstawia końcową wersję zaprojektowanego układu. Rysunek 6. Końcowa wersja zaprojektowanego układu Zapisywanie danych 22. Aby zapisać wszystkie dokonane zmiany wybierz z menu File polecenie Save All. Jeżeli chcesz zapisać tylko zmiany wykonane w aktywnym oknie, to wybierz polecenie File/Save, naciśnij przycisk na pasku narzędzi Standard lub naciśnij kombinację klawiszy Ctrl+S. Wprowadzanie zmian w sygnaturze arkusza schematu 23. W prawym dolnym rogu arkusza schematu AndGateTest.bde, w polu Title, wprowadź nowy tytuł schematu Laboratorium 01 – Test bramki AND. Kompilacja układu 24. Aby sprawdzić, czy układ został zaprojektowany poprawnie (pod względem utworzonych połączeń) wybierz z menu Design, polecenie Compile. Kompilacja układu nastąpi również automatycznie, gdy rozpoczęta zostanie procedura symulacji. Symulacja układu 25. W pierwszej kolejności należy wybrać tryb symulacji. W tym celu wybierz z menu Tools opcję Preferences. Zaznacz Waveform Viewer/Editor i wybierz z listy rozwijanej wartość Standard Waveform Viewer/Editor. Zatwierdź przyciskiem Apply, a następnie wybierz OK. 26. Wskaż główny schemat projektowanego układu. W tym celu wybierz zakładkę Files w oknie Design Browser (Rysunek 7) po lewej stronie ekranu. Układy cyfrowe - laboratorium przygotował: dr inż. Piotr Miczulski 27. Rozwiń hierarchię modułów dla pliku AndGateTest.bde, aż pojawi się moduł AndGateTest. Kliknij na nim prawym przyciskiem myszy, a następnie wybierz opcję Set as Top-Level. 28. W kolejnym kroku należy zainicjalizować symulację. W tym celu wybierz z menu Simulation, polecenie Initialize Simulation. Symbole „z” oraz „x” wyświetlone przy portach oznaczają prawidłowe zakończenie procesu kompilacji i inicjalizacji wybranego schematu układu. Rysunek 7. Wybór modułu do symulacji 29. Aby przejść do edycji sygnałów wybierz z menu File/New polecenie Waveform, lub naciśnij przycisk , na standardowym pasku narzędzi. Spowoduje, to otwarcie w obszarze roboczym okna edytora przebiegów czasowych. 30. Wybierz z menu Waveform polecenie Add Signals lub naciśnij kombinację klawiszy Ctrl+I. W oknie Add Signals (Rysunek 8) zaznacz wszystkie widoczne nazwy sygnałów (pokrywają się one z nazwami portów) i naciśnij przycisk Add. Zamknij okno przy użyciu przycisku Close. Rysunek 8. Okno umożliwiające dodanie do symulatora nazw sygnałów 31. Zaznacz sygnał A, a następnie kliknij prawy przycisk myszy i wybierz z kontekstowego menu polecenie Stimulators. W oknie definiowania wymuszeń dla sygnałów (Rysunek 9), wybierz z listy Type predefiniowany typ sygnału (Predefined), a następnie na liście Predefined wybierz predefiniowany typ sygnału o nazwie Clock B0 i naciśnij przycisk Apply. Układy cyfrowe - laboratorium przygotował: dr inż. Piotr Miczulski Lista z nazwami sygnałów Rodzaje predefiniowanych definicji wymuszeń Sposoby definiowania wymuszeń Rysunek 9. Okno definiowania wymuszeń dla sygnałów 32. W analogiczny sposób ustaw dla sygnału B predefiniowany typ sygnału o nazwie Clock B2. 33. Aby przeprowadzić symulację układu należy wybrać z menu Simulation jedno z poleceń uruchamiających symulację: - polecenie Run (przycisk lub kombinacja klawiszy Alt+F5) uruchamia symulację układu, aż do jej zatrzymania za pomocą przycisku ), - polecenie Run Until (przycisk ) pozwala na zdefiniowanie czasu generowania sygnałów na wejścia układu, - polecenie Run For (przycisk lub klawisz F5) umożliwia krokowe wykonywanie symulacji. Czas trwania pojedynczego kroku symulacji można zdefiniować za pomocą pola edycyjnego umieszczonego po prawej stronie przycisku. 34. Przeanalizuj wyniki symulacji i porównaj je z tablicą prawdy bramki AND. 35. Zatrzymaj symulację wybierając z menu Simulation, polecenie End Simulation. 36. W celu zapisania pliku z definicją sygnałów, upewnij się, że aktywną zakładką obszaru roboczego jest zakładka Waveform Editor 1, a następnie wybierz z menu File polecenie Save lub naciśnij przycisk ze standardowego paska narzędzi. W oknie wyboru pliku wprowadź nazwę AndGateTest i naciśnij przycisk Save. Definicja sygnałów zostanie zapisana do pliku AndGateTest.awf. Zamknięcie grupy projektów 37. Zapisz i zamknij aktualnie otwartą grupę projektów. 38. Zamknij aplikację. LISTA OMÓWIONYCH ZAGADNIEŃ 1. 2. 3. 4. 5. 6. 7. Utworzenie i konfiguracja grupy projektów. Dodanie nowego projektu. Utworzenie nowego schematu układu z wykorzystaniem kreatora schematów BDE. Dodawanie predefiniowanych symboli układów z biblioteki. Definiowanie portów wejściowych i wyjściowych. Modyfikacja sygnatury arkusza schematu. Zmiana położenia elementów na schemacie. Rysowanie przewodów. Układy cyfrowe - laboratorium przygotował: dr inż. Piotr Miczulski 8. Zapisywanie zmian. 9. Kompilacja i symulacja układu. PRZYGOTOWANIE DO KOLEJNYCH ĆWICZEŃ Tablice prawdy i symbole podstawowych bramek logicznych: AND, OR, NOT, NAND, NOR, XOR, XNOR.