Tranzystory JFET - Serwis Elektroniki

Tranzystory JFET
Tranzystory JFET
Andrzej Brzozowski
Tranzystory polowe – w skrócie JFET (Junction Field Effect Transistor) nazywane s¹ równie¿ tranzystorami unipolarnymi. Dzia³anie tych tranzystorów polega na kontrolowanym
przep³ywie noœników jednego rodzaju – elektronów lub dziur.
Sterowanie przep³ywem tych noœników odbywa siê za poœrednictwem zmian pola elektrycznego.
Tranzystor JFET zbudowany jest z p³ytki z jednego typu
pó³przewodnika (p lub n), która stanowi tzw. kana³. Na koñcach kana³u znajduj¹ siê styki Ÿród³a (ang. source – S) i drenu
(ang. drain – D). Dooko³a œrodkowej czêœci kana³u (lub po
obu jego stronach) wystêpuje bramka – obszar pó³przewodnika przeciwnego typu – je¿eli kana³ jest typu n, to bramka jest
typu p, i odwrotnie – gdy kana³ jest typu p, to bramka jest
wykonana z pó³przewodnika typu n.
Na rysunku 1 przedstawiono symbole graficzne i budowê
tranzystorów JFET typu n i typu p.
a) tranzystor typu n
D
a) tranzystor typu p
D
D
G
G
D
p n p
S
G
G
n p n
S
S
S
Rys.1. Symbole graficzne i budowa tranzystorów JFET.
Najczêœciej stosowane s¹ tranzystory JFET typu n. Praktyczna ró¿nica pomiêdzy tranzystorami typu n i p polega na
polaryzacji napiêcia steruj¹cego przep³ywem pr¹du.
W tranzystorze JFET pr¹d mo¿e p³yn¹æ w dwóch kierunkach: od Ÿród³a do drenu lub od drenu do Ÿród³a. Napiêcie
steruj¹ce przep³ywem pr¹du podawane jest pomiêdzy bramkê
i Ÿród³o.
Pomiêdzy bramk¹ i kana³em tranzystora JFET tworzy siê
z³¹cze n-p.
Przy ma³ej wartoœci napiêcia dren - Ÿród³o (UDS ³ 0) oraz
przy braku polaryzacji bramki (UGS = 0) warstwa zaporowa
z³¹cza bramka – kana³ wnika na niewielk¹ g³êbokoœæ do obszaru kana³u.
Gdy pomiêdzy dren i Ÿród³o przy³¹czymy napiêcie, pomiêdzy drenem a Ÿród³em pop³ynie pr¹d drenu ID zale¿ny liniowo
od napiêcia UDS. Pr¹d ten jest pr¹dem noœników wiêkszoœciowych (elektronów w przypadku kana³u typu n, dziur w przypadku kana³u typu p).
Gdy wzrasta napiêcie UGS polaryzuj¹ce zaporowo z³¹cze
bramka-kana³, warstwa zaporowa roœnie i kana³ zawê¿a siê.
Rezystancja kana³u roœnie, a wartoœæ pr¹du drenu maleje. Przy
dalszym wzroœcie napiêcia UGS nast¹pi zetkniêcie siê warstw
zaporowych i zamkniêcie kana³u. Pr¹d drenu maleje do zera.
Ten stan tranzystora nazywa siê odciêciem (ang. pinch-off) lub
zatkaniem. Wartoœæ napiêcia UGS, przy której tranzystor wchodzi w stan zatkania, nazywa siê napiêciem odciêcia (ang. pinchoff voltage) lub zatkania i jest oznaczana przez UGSOFF lub Up.
Dalszy wzrost napiêcia UGS nie wp³ywa na pr¹d drenu, a w
skrajnym wypadku mo¿e doprowadziæ do przebicia z³¹cza
bramka-kana³. W stanie zatkania tranzystor posiada bardzo du¿¹
rezystancjê miêdzy Ÿród³em a drenem, rzêdu gigaomów.
Na rysunku 2 przedstawiono graficznie zasadê dzia³ania
tranzystora JFET.
G
p
G
p
D
S
n
D
S
n
p
G
a) UGS=0
G
p
D
S
n
p
G
a) 0<UGS<Up
p
G
a) UGS=Up
Rys.2. Zasada dzia³ania tranzystora JFET
Porównuj¹c zachowanie tranzystorów JFET i tranzystorów
bipolarnych mo¿na powiedzieæ, ¿e:
· tranzystory bipolarne s¹ elementami normalnie wy³¹czonymi – w przypadku braku pr¹du bazy nie p³ynie pr¹d kolektora lub emitera,
· tranzystory JFET s¹ elementami normalnie w³¹czonymi przy braku napiêcia steruj¹cego UGS przez kana³ p³ynie
maksymalny pr¹d,
· tranzystory bipolarne s¹ elementami sterowanymi pr¹dowo,
· tranzystory JFET sterowane s¹ napiêciowo.
Przy polaryzacji zaporowej z³¹cza bramka-Ÿród³o tranzystora JFET pr¹d bramki jest bardzo ma³y, a rezystancja wejœciowa tranzystora jest bardzo du¿a.
Teoretycznie tranzystor JFET mo¿e te¿ pracowaæ przy napiêciu UGS polaryzuj¹cym z³¹cze bramka-kana³ w kierunku
przewodzenia, jeœli tylko to napiêcie jest mniejsze od napiêcia
dyfuzyjnego dla z³¹cza n-p (ok. 0.7V). Wówczas tranzystor
ma ma³¹ rezystancjê wejœciow¹ i w obwodzie bramka-Ÿród³o
p³ynie doœæ du¿y pr¹d przewodzenia. Pr¹d drenu przy takim
sterowaniu zachowuje sta³¹ wartoœæ, niezale¿nie od napiêcia
UDS.
Strza³ka w symbolu graficznym tranzystor JFET pokazuje
kierunek przep³ywu pr¹du bramki gdy z³¹cze bramka - Ÿród³o
polaryzowane jest w kierunku przewodzenia.
Taki tryb pracy nie jest stosowany w praktyce. Tranzystor
zachowuje siê wówczas tak, jakby pomiêdzy bramk¹ a Ÿród³em by³a w³¹czona dioda.
Tranzystor JFET jako element prze³¹czaj¹cy
Tranzystory JFET podobnie jak tranzystory bipolarne mog¹
byæ stosowane jako elementy prze³¹czaj¹ce.
L
SW
TR
UDS
UGS
R
Rys.3. Tranzystor JFET jako element prze³¹czaj¹cy
SERWIS ELEKTRONIKI
Tranzystory JFET
Na rysunku 3 przedstawiono schemat prostego uk³adu, w
którym tranzystor JFET pracuje jako element za³¹czaj¹cy lampê.
Pr¹d w tranzystorze JFET mo¿e p³yn¹æ przez kana³ w obu
kierunkach. Dlatego w³aœnie symbol graficzny tranzystora JFET
nie wyró¿nia drenu i Ÿród³a. W praktyce zamiana wyprowadzeñ drenu i Ÿród³a w uk³adzie nie ma znaczenia, je¿eli tylko
napiêcie polaryzuj¹ce z³¹cze bramka -Ÿród³o bêdzie podawane do w³aœciwych wyprowadzeñ.
W uk³adzie z rysunku 3 przy braku napiêcia DC na bramce
(klucz SW roz³¹czony) kana³ tranzystora TR jest otwarty i przez
lampê L p³ynie maksymalny pr¹d.
Aby wy³¹czyæ lampê, do bramki tranzystora nale¿y podaæ
napiêcie UGS – klucz SW zamkniêty.
Tranzystor zostaje zatkany i pr¹d lampy nie p³ynie. Z³¹cze
bramka - Ÿród³o jest spolaryzowane zaporowo. Pr¹d p³yn¹cy
przez zaporowo spolaryzowane z³¹cze jest bardzo ma³y, moc
wymagana do sterowania tranzystora JFET jest pomijalna. Jest
to bardzo wa¿na zaleta tranzystorów JFET.
Ponowne roz³¹czenie klucza SW – czyli od³¹czenie napiêcia polaryzuj¹cego bramkê powinno w³¹czyæ tranzystor.
W praktyce jednak mo¿e siê okazaæ, ¿e po od³¹czeniu napiêcia od bramki pr¹d w uk³adzie nie pop³ynie - lampa nie
œwieci.
Przyczyna le¿y w zachowaniu siê z³¹cza n-p spolaryzowanego zaporowo. Z³¹cze takie dzia³a jak na³adowany kondensator i przechowuje ³adunek dostarczony podczas przy³¹czenia napiêcia polaryzuj¹cego. £adunek jest przechowywany
nawet po od³¹czeniu napiêcia polaryzuj¹cego.
Aby usun¹æ ³adunek ze z³¹cza nale¿y pomiêdzy bramkê i
Ÿród³o w³¹czyæ rezystor, przez który pop³ynie pr¹d roz³adowuj¹cy z³¹cze po od³¹czeniu napiêcia polaryzuj¹cego (R na
rysunku 3).
Rezystor wraz z pojemnoœci¹ z³¹cza tworz¹ sta³¹ czasow¹
RC uk³adu. Wielkoœæ sta³ej czasowej bêdzie decydowa³a o
opóŸnieniu ponownego za³¹czenia siê tranzystora.
Wielkoœæ napiêcia UGS prze³¹czaj¹cego tranzystor JFET w
stan zatkania wynosi zwykle kilka woltów i zale¿y od zastosowanego tranzystora.
a)
b)
Multimetr
-pomiar rezystancji
Multimetr
-pomiar rezystancji
OL
OL
OL
0
V
V
COM
COM
+
Multimetr
-pomiar rezystancji
Testowanie tranzystorów JFET
Testowanie tranzystorów JFET polega na kontroli z³¹cza
n-p bramka-Ÿród³o i bramka-dren i kontroli rezystancji kana³u.
Na rysunku 4 przedstawiono sposób testowania z³¹czy tranzystora JFET typu n.
+
Multimetr
-pomiar rezystancji
+
OL
OL
-
OL
0
V
V
COM
COM
Rys.4. Testowanie tranzystora JFET typu n
Pomiar rezystancji z³¹cza n-p spolaryzowanego w kierunku zaporowym (rys.4.a) powinien wykazaæ rozwarcie lub du¿¹
rezystancjê.
Pomiar rezystancji z³¹cza n-p spolaryzowanego w kierunku przewodzenia (rys.4.b) powinien wykazaæ zwarcie lub niewielk¹ rezystancjê.
Testowanie jednorodnoœci kana³u tranzystora polega na
kontroli rezystancji kana³u. Najlepiej mierzyæ rezystancjê kana³u po umieszczeniu tranzystora w piance antyelektrostatycznej. Pianka bêdzie dzia³a³a jak rezystor w³¹czony pomiêdzy
bramkê i Ÿród³o – dziêki temu ze z³¹cza bramka-Ÿród³o zostanie usuniêty ³adunek, który mo¿e siê tam pojawiæ w wyniku
dotkniêcia palcami wyprowadzeñ tranzystora. Przypadkowe
wprowadzenie ³adunku do z³¹cza bramka-Ÿród³o mo¿e zatkaæ
tranzystor i wyniki pomiaru rezystancji kana³u bêd¹ nieprawid³owe.
Mo¿na równie¿ zewrzeæ wyprowadzenia bramki i Ÿród³a.
Mierzona w tym stanie rezystancja kana³u powinna byæ rzêdu
kilkuset omów.
Charakterystyki tranzystorów JFET
· Charakterystyka wyjœciowa
Na rysunku 5 przedstawiono charakterystyki wyjœciowe
tranzystora JFET.
ID
Podsumowanie zasady dzia³ania tranzystorów JFET
· Tranzystory JFET steruj¹ przep³ywem pr¹du pomiêdzy Ÿród³em i drenem napiêciem podawanym pomiêdzy bramkê i
Ÿród³o.
· Napiêcie steruj¹ce musi polaryzowaæ z³¹cze bramka-Ÿród³o
w kierunku zaporowym, aby mo¿liwe by³o sterowanie wielkoœci¹ pr¹du p³yn¹cego przez tranzystor.
· Tranzystory JFET s¹ elementami normalnie za³¹czonymi –
bez napiêcia polaryzuj¹cego mog¹ przewodziæ pr¹d.
· Konieczne mo¿e byæ w³¹czenie rezystora pomiêdzy wyprowadzenia bramki i Ÿród³a, aby usun¹æ ³adunek ze z³¹cza
bramka-Ÿród³o.
-
-
Zakres
nasycenia
Zakres
nienasycenia
-rezystancyjny
UGS=0V
IDSS
UGS= -0.5V
UGS= -1V
UGS= -Up
Up
UDS
Rys.5. Charakterystyki wyjœciowe tranzystora JFET
Charakterystyka wyjœciowa tranzystora przedstawia graficznie zale¿noœæ pr¹du drenu ID od napiêcia dren-Ÿród³o UDS, przy
sta³ym napiêciu bramka-Ÿród³o UGS.
Najistotniejsze parametry tranzystora, które mo¿na odczytaæ z charakterystyki wyjœciowej to:
- pr¹d IDSS,
- napiêcie progowe (pinch-off) Up.
SERWIS ELEKTRONIKI
Odpowiadamy na listy Czytelników
Napiêcie UGS = 0 odpowiada zwarciu bramki ze Ÿród³em.
Pr¹d drenu, który p³ynie przy bramce zwartej ze Ÿród³em oznacza siê symbolem IDSS. Pierwsza litera S oznacza nasycenie
(ang. saturation), druga zwarcie (ang. shorted).
Napiêcie UDS, przy którym tranzystor przechodzi w stan
nasycenia, oznacza siê UDSSAT (ang. saturation – nasycenie).
Zale¿y ono od napiêcia na bramce – UGS. Dla UGS = 0 V napiêcie nasycenia jest równe napiêciu odciêcia Up.
Mo¿na wyró¿niæ dwa obszary charakterystyki wyjœciowej
– obszar nienasycenia i obszar nasycenia.
Porównuj¹c charakterystyki wyjœciowe tranzystorów JFET
i tranzystorów bipolarnych widaæ, ¿e liniowy odcinek charakterystyki wyjœciowej (obszar nienasycenia) jest d³u¿szy ni¿
dla tranzystorów bipolarnych. Z tego powodu ten obszar charakterystyk wyjœciowych nazywany jest obszarem rezystancyjnym.
W tym zakresie tranzystor JFET zachowuje siê jak rezystor – zale¿noœæ pr¹du drenu od napiêcia dren-Ÿród³o jest liniowa, a wartoœæ rezystancji zale¿y od napiêcia UGS. Im wiêksza jest wartoœæ bezwzglêdna napiêcia UGS, tym wiêksza jest
wartoϾ rezystancji.
Zakres liniowej pracy jest bardzo niewielki – rzêdu kilkudziesiêciu mV. Aby poszerzyæ zakres liniowej pracy tranzystora, stosuje siê sprzê¿enie zwrotne.
W obszarze nasycenia pr¹d tranzystora praktycznie nie
zmienia siê. Jego wartoœæ zale¿y od napiêcia UDS i napiêcia
polaryzacji UGS.
· Charakterystyka przejœciowa
Na rysunku 6 przedstawiono charakterystykê przejœciow¹
tranzystora JFET.
Charakterystyka przejœciowa wyra¿a zale¿noœæ pr¹du drenu ID od napiêcia bramka-Ÿród³o UGS. Nachylenie tej charakterystyki okreœla przyrost pr¹du drenu pod wp³ywem przyrostu
napiêcia steruj¹cego UGS.
Wielkoœciami charakterystycznymi dla charakterystyki
przejœciowej s¹:
- napiêcie odciêcia bramka-Ÿród³o Up lub UGSOFF. Jest to napiêcie, jakie nale¿y doprowadziæ do bramki, aby przy ustalonym napiêciu UDS nie p³yn¹³ pr¹d drenu.
- pr¹d nasycenia IDSS. Jest to pr¹d p³yn¹cy przy napiêciu UGS
= 0 i okreœlonym napiêciu UDS.
Nachylenie charakterystyki przejœciowej wyra¿a siê w jednostkach mA/V lub A/V czyli mS (mSiemens) lub S (Siemens)
i jest to transkonduktancja tranzystora. Transkonduktancja jest
odwrotnoœci¹ konduktancji.
Ze wzrostem napiêcia UGS wartoœæ transkonduktancji maleje, wartoœæ konduktancji roœnie, pr¹d drenu maleje.
W stanie odciêcia tranzystora, przy zamkniêtym kanale, p³ynie pr¹d up³ywu IDOFF rzêdu nanoamperów. Ten sam rz¹d wielkoœci ma pr¹d bramki p³yn¹cy przy zaporowej polaryzacji z³¹cza bramka-kana³. Pr¹d ten, oznaczany IGSS i zale¿y wyk³adniczo od temperatury.
Uk³ady polaryzacji tranzystorów JFET
Z zasady pracy tranzystora JFET wynika, ¿e napiêcie na
bramce powinno mieæ wartoœæ ujemn¹ w stosunku do napiêcia
Ÿród³a. Na rysunku 7 przedstawiono przyk³ady uk³adów polaryzacji bramki tranzystorów JFET.
a)
ID
U
b)
U
ID
U=R*ID
IDSS
Rys.7. Uk³ady polaryzacji tranzystorów JFET
Up
0
UGS
Rys.6. Charakterystyka przejœciowa tranzystora JFET
W uk³adzie z rysunku 7.a napiêcie na bramce jest ni¿sze o
wartoœæ napiêcia pochodz¹cego z regulowanego Ÿród³a przy³¹czonego do wyprowadzenia Ÿród³a.
W uk³adzie z rysunku 7.b. wartoœæ napiêcia na bramce jest
mniejsza o spadek napiêcia na rezystorze R.
}
Odpowiadamy na listy Czytelników
OTVC Samsung CW29A108PGXXEC chassis
K55A(P). Po w³¹czeniu odbiornika pokazuje siê na
œrodku ekranu pozioma czerwona linia przez 2 - 3
sekundy. PóŸniej znika i odbiornik pracuje normalnie.
Po wy³¹czeniu telewizora pokazuje sie czerwony punkt.
W jaki sposób usun¹æ powy¿sz¹ usterkê?
Opis zjawisk, które wystêpuj¹ w opisanym OTVC wskazuje na niew³aœciwe dzia³anie uk³adu wygaszania kineskopu
przy w³¹czeniu i wy³¹czeniu telewizora. Takie same zjawiska
wystêpuj¹ przy mocno zu¿ytym kineskopie, jednak poniewa¿
OTVC jest nowym telewizorem, to ten przypadek tu nie wystêpuje. W zwi¹zku z pojawiaj¹c¹ siê poziom¹ lini¹ nale¿y w
tych 2-3 sekundach sprawdziæ dzia³anie uk³adu odchylania pionowego, czy w tym czasie napiêcie zasilania odchylania pionowego jest w³aœciwe itd. Nastêpnie nale¿y dokonaæ pomiaru
napiêæ na katodach kineskopu A68QPC891X003(C). Je¿eli np.
na katodzie R bêdzie wyraŸna ró¿nica w stosunku do pozosta³ych to nale¿y sprawdziæ IC502 (tor R) - TDA6111Q (wzmacniacz wizji). Przyczynami œwiecenia linii poziomej na czerwono mog¹ byæ: uszkodzenie wzmacniacza wizji, brak sterowania na wypr.3 uk³adu IC502 lub w ostatecznoœci z³a emisja
katody R w czasie tych 2-3 sekund po w³¹czenia OTV. To ¿e
widaæ œwiecenie w tym czasie na ekranie OTVC odpowiedzialny jest uk³ad wygaszania kineskopu: C531, R518, D502, C522.
Uk³ad ten jest pod³¹czony do siatki 1. kineskopu.
R.S.
}
SERWIS ELEKTRONIKI 4/2009
31