Instrukcja - ćw. 06 - Katedra Energoelektroniki i Automatyki

Przerzutniki RS i JK-MS – lab. 06
Układy sekwencyjne – cz. 1
PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ – EIP
KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII
WWW.KEIASPE.AGH.EDU.PL
AKADEMIA GÓRNICZO-HUTNICZA
WWW.AGH.EDU.PL
Cele ćwiczenia
 Zapoznanie z pakietem symulacji układów logicznych Digital Works
 Poznanie budowy i zasad działania przerzutników
 Nabycie umiejętności wykorzystania przerzutników w prostych układach sekwencyjnych
Wstęp
Dotychczas poznane układy logiczne – bramki, układy bramek realizujące funkcje logiczne itp.,
były układami kombinacyjnymi. Oznacza to że stan wyjścia bramki lub układu bramek
realizującego funkcję, zależał tylko od podanej kombinacji sygnałów na wejścia układu oraz jego
połączeń wewnętrznych, miedzy bramkami, modułami.
Układy cyfrowe sekwencyjne charakteryzują się tym, że stan na ich wyjściu (wyjściach) zależy nie
tylko od podanych sygnałów wejściowych i połączeń między elementami układu, ale również od
stanu w chwilach poprzednich – „zapamiętanych” w układzie.
Układy sekwencyjne dzielą się na:
 asynchroniczne – bez modułu zegara – zmiana sygnałów wejściowych X natychmiast powoduje
zmianę wyjść Y (Q). W związku z tym układy te są szybkie, ale jednocześnie podatne na
zjawisko hazardu i wyścigu
 synchroniczne – z modułem zegara – zmiana stanu wewnętrznego następuje wyłącznie w
określonych chwilach, które wyznacza sygnał zegarowy (ang. clock). Każdy układ
synchroniczny posiada wejście zegarowe oznaczane zwyczajowo symbolami C, CLK lub CLOCK.
Charakterystyczne dla układów synchronicznych, jest to, iż nawet gdy stan wejść się nie
zmienia, to stan wewnętrzny - w kolejnych taktach zegara - może ulec zmianie
Najbardziej popularnymi układami sekwencyjnymi są: przerzutniki, rejestry, liczniki czy proste
pamięci.
Program ćwiczenia
1) Przerzutniki – podstawowe elementy układów sekwencyjnych
2) Weryfikacja działania przerzutników RS i JK, JK-MS – tabele prawdy/stanów, przebiegi czasowe
Przerzutniki – podstawowe informacje i symulacje
Przerzutnik (ang. flip flop) jest układem cyfrowym wyposażonym w pamięć. W przypadku bramki
cyfrowej stan jej wyjścia jest bezpośrednio uzależniony od stanów panujących na wejściach opisuje to funkcja logiczna realizowana przez bramkę. W przerzutniku jest nieco inaczej zapamiętuje on swój stan wewnętrzny. Stan ten może być zmieniony przez odpowiednie
wysterowanie wejść. Typowy przerzutnik jest układem cyfrowym posiadającym kilka wejść
sterujących oraz dwa wyjścia komplementarne Q i Q, na których panują zawsze przeciwne stany
logiczne (z dokładnością do czasu propagacji sygnałów wewnątrz przerzutnika - zjawisko Hazardu).
PRZERZUTNIK RS --W najprostszym przerzutniku RS stan wysoki na wejściu S (ang. Set - ustawianie), wymusza
przejście wyjścia Q w stan 1. Z kolei stan wysoki na wejściu R (ang. Reset - zerowanie), wymusza
przejście wyjścia Q w stan 0. Stan wyjścia Q może się również zmieniać pod wpływem określonej
kombinacji stanów wejść (obrazują to tabele prawdy/stanów). Widok bloku przerzutnika RS i jego
schemat wewnętrzny pokazano na rysunku 1.
KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII
1/6
Podstawy Techniki Cyfrowej i Mikroprocesorowej
Układy sekwencyjne – cz. 1
Rysunek 1 – Przerzutnik RS – blok oraz schemat wewnętrzny na bramkach NAND
Przerzutnik powstaje dzięki sprzężeniu zwrotnemu (ang. feed back) wyjść z wejściami. Sprzężenie
to powoduje, iż przerzutnik utrzymuje ostatni stan wyjść Qn-1 po przejściu stanów logicznych na
wejściach w stan neutralny. Przerzutnik może być wykonany z użyciem różnych bramek –
najczęściej NAND lub NOR – patrz: rysunek 2.
Rysunek 2 – Przerzutniki RS i ich tabele stanów (kolor czerwony sygnałów – „1” logiczna)
Stany zaznaczone w tabelach na czerwono – to tzw. stany zabronione w przerzutniku RS. Wówczas
wynikowy stan wyjścia Q jest nieokreślony - może być równy 1 lub 0, w zależności od
wewnętrznych hazardów w sieci logicznej przerzutnika - nie daje się przewidzieć.
Symulacja pracy przerzutnika RS:
1. Otworzyć nowy projekt/plik w pakiecie Digital Works.
2. Zbudować układ symulacji pracy przerzutnika jak na rys. 2 (układ na NAND-ach), korzystając z
elementów zadających sygnały (wejścia) i diod LED na wyjściach, poznanych na poprzednich
ćwiczeniach (Interactive Input, LED).
3. Zasymulować pracę układu i zweryfikować tabelę prawdy dla RS na NAND-ach.
4. Do tego pliku dodać blok przerzutnika RS Flip-Flop z palety narzędzi i podłączyć jego wejścia
do elementów zadających sygnały z poprzedniego schematu oraz na wyjścia połączyć dwie
kolejne diody LED – oba przerzutniki – blokowy i schematowi mają działać równolegle.
5. Uruchomić symulację i obserwować pracę obu układów.
6. Możliwość: ustawić elementy Interactive Input w tryb pracy „Pulse Input” (tap prawy klawisz
myszy na elemencie, wybrać odpowiednią opcję elementu)
7. Zanalizować i odpowiedzieć: Z jakich bramek zbudowany jest blok przerzutnika RS? Dlaczego
lepiej stosować w obsłudze przerzutnika RS przyciski Push na wejściach zadających sygnały Set
i Reset?
8. Zapisać plik symulacyjny na dysku komputera – najlepiej pod nazwą np. PRZERZUTNIKI.
KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII
2/6
Podstawy Techniki Cyfrowej i Mikroprocesorowej
Układy sekwencyjne – cz. 1
PRZERZUTNIK JK i JK-MS --Podstawową wadą przerzutnika RS jest oczywiście stan nieustalony. Aby wyeliminować tę
niedogodność, zaproponowano w prowadzenie zegara taktującego, od którego stanu zależy
reakcja przerzutnika na zmiany sygnałów Set i Reset. Taki przerzutnik nazwano RS Clocked lub JK
(gdzie wejścia R i S zamieniono na J i K), a jego budowę i tabelę stanów pokazano na rysunku 3.
Rysunek 3 – Przerzutnik JK i jego tabela stanów (kolor czerwony sygnałów – „1” logiczna)
WNIOSEK: Zachowanie układu znów nie jest do końca zadowalające. Przy zadaniu R=1 i S=1
powstają na wyjściu oscylacyjne zmiany sygnału, zależne od częstotliwości zegara CLK.
Aby pozbyć się kłopotów z doborem czasu trwania impulsu zegarowego (ważne tylko dla J=1 i
K=1), często stosuje się układ Master/Slave, z buforowaniem zmian sygnału przez czas jednego
cyklu zegarowego. W ten sposób powstaje przerzutnik JK-MS, zwykle wyzwalany zboczem sygnału
zegarowego, zatem nie wystąpią w nim problemy ze wzbudzaniem się układu. Budowa i tabela
stanów pokazana na rysunku 4.
Rysunek 4 – Przerzutnik JK-MS wyzwalany zboczem narastającym i jego tabela stanów (kolor czerwony
sygnałów – „1” logiczna)
Przebiegi czasowe przerzutnika JK-MS – wyzwalanego zboczami (Edgge triggered):
W budowie wewnętrznej przerzutnika JK-MS można wydzielić dwa bloki: Master i Slave. Dla
każdego z nich teoretycznie (do analizy) możliwe jest wypuszczenie sygnału wyjść Q1 i Q2 jak na
rysunku 5.
KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII
3/6
Podstawy Techniki Cyfrowej i Mikroprocesorowej
Układy sekwencyjne – cz. 1
Rysunek 5 – Przerzutniki JK-MS z zaznaczeniem struktury wewnętrznej i wyjściami roboczymi Q1 i Q2
Dzięki temu możliwe jest przeanalizowanie pracy przerzutnika JK-MS i wyznaczenie dla niego
przebiegów czasowych sygnału wyjściowego, zależnie od sygnałów wejściowych J i K oraz CLK.
Zakłada się początkowy stan Q1 i Q2 = 0.
Na przykład:
Rysunek 6 – Przebiegi czasowe sygnałów CLK, J i K dla przerzutnika JK-MS
Do symulacji układu przerzutnika JK-MS wyzwalanego zboczami i rejestracji jego przebiegów
czasowych, wykorzystany będzie pakiet Digital Works.
Symulacja pracy przerzutnika JK-MS – PAKIET Digital Works:
1. Otworzyć wykorzystywany dotąd plik symulacyjny (PRZERZUTNIKI)
2. Do symulacji dodać elementy:
a. Przerzutnik JK
b. Blok Zegara
- połączyć z wejściem „clock” przerzutnika
c. Dwie diody LED – połączyć je z wyjściami przerzutnika – nadać im nazwy Q i /Q (prawy
klawisz myszy na diodzie LED i wpisać Text) – wybrać też opcję „Add to Logic History”
d. Dwa obiekty Sequence Generator
– połączyć je odpowiednio do wejść J i K
przerzutnika - nadać im nazwy seq--J i seq--K (prawy klawisz myszy na obiekcie i
wpisać Text) – wybrać też opcję „Add to Logic History”
3. Do obiektów Sequence Generator wpisać sekwencję zmiany sygnałów – prawy klawisz myszy
„Edit Sequence” i wpisać słowa 8 bitowe jakie wynikają z wykresów na rysunku 6
a. Dla seq—J: 11010011
Dla seq—K: 01100110
4. W „OPCJE symulacji” ustawić szybkość symulacji na 1 Hz
KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII
4/6
Podstawy Techniki Cyfrowej i Mikroprocesorowej
Układy sekwencyjne – cz. 1
5. Otworzyć okno LOGIC HISTORY (rysunek 7) – ustawić w nim długość rejestracji przebiegów zakres cykli zegarowych na 8
6. Uruchomić symulację i obserwować przebiegi
7. Zaproponować inne sekwencje sygnałów na wejściach J i K oraz wydłużyć czas rejestracji
przebiegów do 16 cykli - obserwować przebiegi, wysnuć wnioski co do zależności sygnału
wyjściwoego od zmian sygnałów na wejściach J i K
8. NA KONIEC
komentarz prowadzącego zajęcia
 zapis tabeli stanów dla przerzutnika JK-MS
 różnica w wyzwalaniu poziomem i zboczami
Rysunek 7 – Okno rejestratora przebiegów czasowych LOGIC HISTORY
PODSUMOWANIE
Po zajęciach Student powinien:
 znać i wyjaśnić różnicę między układami kombinacyjnymi a sekwencyjnymi
 znać budowę, zasadę działania i tabele stanów przerzutników RS
 znać budowę, zasadę działania i tabele stanów przerzutników JK i JK-MS oraz narysować i
przeanalizować ich przebiegi czasowe
Materiały:
Polecam stronę WWW:
http://eduinf.waw.pl/inf/alg/002_struct/0032.php
http://eduinf.waw.pl/inf/alg/002_struct/0035.php
oraz pozycje zebrane w literaturze na stronie WWW:
http://www.kaniup.agh.edu.pl/~ozadow/str_1_EL_1_mikro.html
UWAGA ----- !!! --- !!! --- !!! --Nie trzeba opracowywać sprawozdania z tego ćwiczenia!
Na następnych zajęciach – KOLOKWIUM z zagadnień poznanych od początku semestru do
zajęć związanych z tą instrukcją WŁĄCZNIE!
Zagadnienia:
 Systemy liczbowe 2-kowy, 8-kowy, 16-kowy, 10-tny,
 konwersja liczb między systemami,
KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII
5/6
Podstawy Techniki Cyfrowej i Mikroprocesorowej





Układy sekwencyjne – cz. 1
działania na liczbach binarnych (dodawanie, odejmowanie, mnożenie) i ze znakiem
(dodawanie, odejmowanie),
kod BCD (dodawanie),
funkcje logiczne: tabela prawdy, minimalizacja tab. Karnaugha, budowanie układów
logicznych dla funkcji minimalnych na bramkach NAND i NOR 2 wejściowych
przerzutniki RS i JK-MS
analiza przebiegów czasowych dla przerzutnika JK-MS – wyzwalany zboczami
KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII
6/6