Układy techniki cyfrowej

Układy techniki cyfrowej - Laboratorium
Informatyka II rok studia dzienne
Ćwiczenie nr 3: Podstawy syntezy układów logicznych. Kodery.Dekodery
1.
Cel ćwiczenia
Celem ćwiczenia jest zapoznanie się z projektowaniem prostych kombinacyjnych układów
logicznych oraz minimalizacja funkcji logicznych przy pomocy tablic Karnaugha
Ćwiczenie jest przeprowadzane z użyciem programu symulacyjnego Electronic Workbench.
1.1
Wymagane wiadomości
Podstawowe pojęcia i tożsamości algebry Boole’a, prawa De Morgana, minimalizacja funkcji
logicznej z użyciem tabel Karnaugha.
Postać kanoniczna sumy i iloczynu dla funkcji logicznej.
Kody binarne i ich cechy: naturalny, 1 z n , Greya.
2.
Wykonanie ćwiczenia
2.1
Minimalizacja zadanej funkcji logicznej
Dana jest tablica stanów pewnej funkcji logicznej:
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Y
1
0
1
0
0
0
0
1
1
0
1
0
0
1
0
1
Podać postać kanoniczną sumy i iloczynu oraz postać minimalną tej funkcji.
Zaproponować realizacje funkcji z użyciem bramek NAND.
2.2
Układ zwiększający n-bitową liczbę binarna
Zaprojektować układ, który zwiększa o 1 liczbę binarną. Dla ustalenia uwagi układ otrzymuje
na wejście 4 bitową liczbę. Na wyjściach powinna pojawić się liczba zwiększona o 1.
Układ posiada 4 wejścia i conajmniej 4 wyjścia. Dla każdego wyjścia należy zapisać funkcję
logiczną, zminimalizować ją i zrealizować na dowolnych bramkach. Można do tego celu
1
wykorzystać zarówno bramki w postaci symbolicznej jak i bramki w układach scalonych serii
74xxx.
Zastanowić się czy istnieje możliwość uogólnienia problemu dla n-bitowej liczby poprzez
zaprojektowanie i-tej komórki realizującej zadaną funkcję. Jeżeli tak, to zaproponować
realizację takiej komórki.
2.3 Układ sprawdzający podzielność n-bitowej liczby przez 3
Dla ustalenia uwagi zaprojektować układ sprawdzający podzielność liczby 4 bitowej przez 3,
czyli układ o 4 wejściach i 1 wyjściu. Wyjście staje się aktywne, jeżeli liczba na wjściu jest
podzielna przez 3.
Rozważyć możliwość uogólnienia problemu.
2.4. Sporządzenie układu detekcji określonych stanów licznika
Układ 7493 jest 4 bitowym licznikiem binarnym z możliwością liczenia w kodzie
naturalnym. Rozkład wyprowadzeń przedstawia rysunek.Funkcje wyprowadzeń:CKA wejście zegarowe części A licznika CKB - wejście
zegarowe części B licznikaQa - Qd - wyjścia licznika.
1
14
CKB
CKA
Qa - bit najmniej znaczący.R01,R02 -wejścia
2
13
R01
NC
zerowania
licznika połączone wewnątrz poprzez
3
12
R02
Qa
4
11
bramkę NAND (aktywne stanem wysokim)Vcc, GND NC
Qd
5
10
Linie zasilania układu.Aby układ pracował jako 4
Vcc
GND
6
9
NC
Qc
bitowy licznik w kodzie naturalnym należy:Podłączyć
7
8
NC
Qc
zasilanie układu .Zliczane impulsy podać na wejście
CKAwyjście Qa połączyć z wejściem CKBLinie
7493
zerowania ustawić w stan nieaktywny ( logiczne 0)W
trakcie ćwiczenia należy zaprojektować i zbudować z bramek układ dekodujący na wyjściach
Qa - Qd stan 5 (odpowiednią kombinacje zer i jedynek) i sygnalizujący ten fakt np.
zapaleniem się diody.
2.5. Realizacja enkodera 1z 4 na kod binarnyNależy zaprojektować układ posiadający 4
wejścia i 2 wyjścia. Wejścia są oznaczone A0 do A3. Podanie aktywnego poziomu na jedno z
wejść powoduje pojawienie się na wyjściach kombinacji bitów będącej reprezentacją binarną
numeru aktywnego wejścia np.: aktywne wejście A1 - na wyjściach jest stan 01. W danej
chwili tylko jedno wejście może być aktywne. Gdy nieaktywne są wszystkie wejścia stan
wyjść jest dowolny ( nieokreślony).
2.6. Realizacja transkodera kodu binarnego na kod GrayaKod Graya Posiada bardzo
ciekawą własność: kolejne liczby w zapisane w tym kodzie różnią się między sobą tylko na
jednej pozycji. Zapis liczb w kodzie Graya przedstawia tabela
Dziesiętnie
binarnie
kod Graya
0
0000
0000
1
0001
0001
2
0010
0011
3
0011
0010
4
0100
0110
5
0101
0111
2
6
7
8
9
10
11
12
13
14
15
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0101
0100
1100
1101
1111
1110
1010
1011
1001
1000
Należy zaprojektować układ o 4 wejściach i 4 wyjściach. Podanie na wejścia liczby w kodzie
binarnym ma spowodować pojawienie się na wyjściach jej reprezentacji w kodzie Graya.
W tym celu należy sporządzić 4 tabele Karnaugha (jedna dla każdego wyjścia),
przeprowadzić minimalizację funkcji logicznych dla poszczególnych wyjść.
Następnie należy zaproponować realizację układu na bramkach i sprawdzić jej poprawność
używając EWB.
3.
Wymagane sprawozdanie
Sprawozdanie z ćwiczenia powinno zawierać:
a) wyniki pomiarów badanych układów,
b) notatki z przebiegu pac projektowych
c) wnioski i odpowiedzi na postawione pytania
4.
Literatura
1. Ćwirko R., Rusek M., Marciniak W.: Układy scalone w pytaniach i odpowiedziach
2. Baranowski J., Kalinowski B.:Układy elektroniczne cz. III. Układy i systemy cyfrowe.
WNT, Warszawa 1994,
3. Tietze U., Schenk Ch.: Układy półprzewodnikowe. WNT, Warszawa 1996,
4. Pienkoś J.: Układy scalone TTL w systemach cyfrowych.
5. Sasal W.: Układy scalone serii UCA64/UCY74. Parametry i zastosowania.
3