w01
Transkrypt
w01
PROGRAMOWALNE UKŁADY ELEKTRONICZNE SN_I, AiR, 5 sem. Wykład 20h, Laboratorium 12h Wykład: dr inż. Jan Deskur, pok. 626, tel. 665-2735, 8776135 (dom) [email protected] http://www.put.poznan.pl/~jan.deskur Zakład Sterowania i Elektroniki Przemysłowej Instutut Automatyki i Inżynierii Informatycznej Laboratorium: mgr inż. Dariusz Janiszewski, pok. 626, tel.6652626 Program wykładów 0. Wprowadzenie 2h 1. Projektowanie układów cyfrowych z wykorzystaniem języka VHDL 10h 2. Przegląd reprogramowalnych scalonych układów cyfrowych i analogowych. Struktury CPLD, FPGA, FPAA 4h 3. Przegląd języków i środowisk programowania 4h 4. Przykłady wykorzystania analogowych układów programowalnych do syntezy filtrów i regulatorów o działaniu ciągłym 10h PUE-w1 2 Literatura przedmiotu 1. M. Zwoliński: Projektowanie układów cyfrowych z wykorzystaniem języka VHDL WKiŁ, 2002 2. T . Łuba, B . Zbierzchowski: Komputerowe projektowanie układów cyfrowych. WKŁ, 2002 3. J. Kalisz (red.): Język VHDL w praktyce. WKŁ 2001. ------------------------------------------------------------------(witryny internetowe firm Altera, Xilinx, Anadigm i in.) PUE-w1 3 Wprowadzenie 1. Rozwój technologii układów scalonych układów cyfrowych ( CMOS, EPROM, EEPROM, ASIC, PLA, PLD, CPLD, FPGA, ispCPLD (FPGA) 2. Rozwój metod i narzędzi komputerowego wspomagania projektowania układów cyfrowych • Synteza logiczna (ESPRESSO, SIS, DEMAIN) • Języki opisu sprzętu (PALASM, ABEL, AHDL, VHDL, Verilog) • Firmowe środowiska programistyczne 1. Rozwój analogowych układów scalonych i narzędzi do ich projektowania (MPM, ispPAC (Altera), FPAA (Anadigm) 2. Korzyści ze stosowania reprogramowalnych scalonych układów elektronicznych; własność intelektualna (IP) PUE-w1 4 Proces projektowania systemu cyfrowego PUE-w1 5 Projektowanie w środowisku VHDL PUE-w1 6 Hierarchia w procesie projektowym PUE-w1 7 Podstawy techniki cyfrowej (powtórka) 1. Algebra Boole’a (wartości, operatory, tabele prawdy, twierdzenia) 2. Bramki logiczne i kombinacyjne bloki funkcjonalne (nazwy, symbole, funkcje, równoważne reprezentacje układowe) 3. Projektowanie układów kombinacyjnych (termy, kanoniczna postać sumy, iloczynu, minimalizacja funkcji logicznej, siatki Karnaugh, przebiegi czasowe, hazard, kody liczbowe) 4. Synchroniczne systemy sekwencyjne (automaty Moore’a i Mealy’ego, rejestr stanu, kodowanie stanów, graf przejść automatu i diagram ASM) PUE-w1 8 Podstawy techniki cyfrowej (symbole bramek) PUE-w1 9 Różne reprezentacje układowe tej samej funkcji logicznej PUE-w1 10 Opóźnienie przy przełączaniu PUE-w1 11 Podstawy techniki cyfrowej (hazard w jedynkach) Z = A∗ C + B ∗ C PUE-w1 12 Podstawy techniki cyfrowej (eliminacja hazardu) PUE-w1 13 Struktura układu sekwencyjnego wyjścia wejścia Układ kombinacyjny stan następny stan aktualny rejestry PUE-w1 14 Podstawy techniki cyfrowej (automat Moore’a) PUE-w1 15 Podstawy techniki cyfrowej (automat Mealy’ego) PUE-w1 16 Podstawy techniki cyfrowej (automat stanów) PUE-w1 17