docSzkolenia specjalistyczne
download 
Reklamacja Transkrypt
Szkolenia specjalistyczne
Szkolenia specjalistyczne AGENDA Język VHDL w implementacji układów cyfrowych w FPGA/CPLD poziom zaawansowany GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin [email protected] Szczecin 2013 Język VHDL w implementacji układów cyfrowych w FPGA/CPLD - poziom zaawansowany Część I Modułowość projektu - Funkcje, procedury, bloki Modułowość projektu - Podział na moduły VHDL Procedury i funkcje Ćwiczenie praktyczne: Procedury testujące zapis i odczyt z prostej magistrali Do samodzielnej realizacji - Procedura testująca wybrane instrukcje procesora RISC 8-bitowego Funkcja testująca zgodność ustawień na magistrali Do samodzielnej realizacji - Funkcja konwersji Bit_vector -> Integer/ Integer->Bit_Vector Pakiety Biblioteki - Moduły systemowe wspomagające organizację kodu VHDL Bloki w VHDL Część II - Obsługa plików tekstowych Obiekty w VHDL Pliki tekstowe w VHDL - Zastosowanie w testowaniu Korzystanie z plików tekstowych w VHDL Pakiet TEXTIO Deklaracja obiektów typu file Linie w plikach Procedury zapisu i odczytu plików tekstowych Ćwiczenie praktyczne do samodzielnej realizacji: Dekoder BCD_to_7SEG z wykorzystaniem odczytu danych z pliku, oraz zapisem danych do pliku Część III - Parametryzajca kodu VHDL Instrukcja GENERATE Schemat Warunkowy i Pętlowy instrukcji GENERATE Ćwiczenie praktyczne do samodzielnej realizacji: 32 bitowy Licznik arytmetyczny z wykorzystaniem klauzuli FOR Generate Klauzula Generic - Parametryzacja kodu VHDL Klauzula Generic map - Przekazywanie parametrów pomiędzy komponentami Ćwiczenie praktyczne do samodzielnej realizacji: Programowalny układ logiczny o zadanych parametrach pracy z możliwością wyboru szerokości danych wejściowych i wyjściowych Configuration - Elastyczność testowania modeli VHDL 2 Język VHDL w implementacji układów cyfrowych w FPGA/CPLD - poziom zaawansowany Część IV - Definicja i używanie typów definiowanych przez użytkownika Typy - definicja Podział typów definiowanych przez użytkownika Typ kompletny / niekompletny Typy kompozytowe Typy wskaźnikowe Podtypy Przeciążenie operatorów Ćwiczenie praktyczne do samodzielnej realizacji: Projekt przeciążenia operatora “+” oraz “*” Część V - Zaawansowane projekty złożone SoC w oparciu o EVAL-KIT Actel Smartfusion A2F200 SoC - Definicja, wykorzystanie Actel Smartfusion - Omówienie technologii CortexM3 - Architektura Właściwości procesora Cortex-M3 Warstwa FPGA - Versatile: pojedyncza cela Actel SmartFusion Warstwa FPGA - Architektura Routingu Libero SoC - Zintegrowane środowisko projektowe systemów On-Chip FIC Bridge - Interfejs pomiędzy warstwą FPGA a Cortex-M3 Libero SoC - Konfiguracja warstwy Cortex-M3/ SmartDesign Libero SoC - DesignFlow Narzędzie syntezy Synplify Pro Multiview Navigator Libero SoC - Wsparcie dla poleceń skryptowych TCL/TK Libero SoC - Ip Core Generator Ćwiczenie praktyczne do samodzielnej realizacji: Komunikacja z warstwą Cortex-M3 za pomocą magistrali APB3 Implementacja fizyczna na płytce A2F200 EVAL-KIT Narzędzie Debugowania - Softconsole 3 Kontakt Informacje kontaktowe: Telefon do biura +48-91-85-11-660 [email protected] Osoba kontaktowa w/s szkoleń: Kamil Świadek +48-606-34-83-13 [email protected] 4
