Pobierz dokument
Transkrypt
Pobierz dokument
RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (96) Data i numer zgłoszenia patentu europejskiego: 27.03.2008 08290289.1 Urząd Patentowy Rzeczypospolitej Polskiej (54) (19) PL (11) PL/EP (13) (51) 1975855 T3 Int.Cl. G06K 19/07 (2006.01) (97) O udzieleniu patentu europejskiego ogłoszono: 11.01.2012 Europejski Biuletyn Patentowy 2012/02 EP 1975855 B1 Tytuł wynalazku: Karta mikroprocesorowa (30) (43) Pierwszeństwo: 30.03.2007 FR 0754193 Zgłoszenie ogłoszono: 01.10.2008 w Europejskim Biuletynie Patentowym nr 2008/40 (45) O złożeniu tłumaczenia patentu ogłoszono: 29.06.2012 Wiadomości Urzędu Patentowego 2012/06 (73) Uprawniony z patentu: OBERTHUR TECHNOLOGIES, Levallois-Perret, FR PL/EP 1975855 T3 (72) Twórca(y) wynalazku: LORENZO STRANGES, Neuilly sur Seine, FR OLIVIER CHAMLEY, LEOGNAN, FR (74) Pełnomocnik: rzecz. pat. Dorota Rzążewska JAN WIERZCHOŃ & PARTNERZY BIURO PATENTÓW I ZNAKÓW TOWAROWYCH ul. Żurawia 47/49 00-680 Warszawa Uwaga: W ciągu dziewięciu miesięcy od publikacji informacji o udzieleniu patentu europejskiego, każda osoba może wnieść do Europejskiego Urzędu Patentowego sprzeciw dotyczący udzielonego patentu europejskiego. Sprzeciw wnosi się w formie uzasadnionego na piśmie oświadczenia. Uważa się go za wniesiony dopiero z chwilą wniesienia opłaty za sprzeciw (Art. 99 (1) Konwencji o udzielaniu patentów europejskich). 13838/12/P-RO/DR/KM EP 1 975 855 Karta mikroprocesorowa Opis [0001] Niniejszy wynalazek dotyczy karty mikroprocesorowej. W większym szczególe dotyczy kart mikroprocesorowych zgodnych z wymogami normy ISO 7816 oraz kart mikroprocesorowych zgodnych z wymogami normy MMC (Multimedia Card). [0002] Niektóre karty mikroprocesorowe mogą zawierać wiele aplikacji zapisanych na pamięci trwałej, na przykład ROM lub EEPROM, tj. ich mikroprocesor przechowuje w pamięci kody wykonywalne (lub interpretowane) wielu aplikacji do przetwarzania danych i posiada możliwość ich realizacji. W niektórych przypadkach, karty mikroprocesorowe mogą zawierać aplikacje posiadające jednocześnie wymóg wysokiego bezpieczeństwa oraz aplikacje o średnim stopniu bezpieczeństwa. [0003] Aplikacje z wysokim wymogiem bezpieczeństwa to na przykład typowe aplikacje dotyczące płatności lub aplikacje, które zapewniają identyfikację posiadacza (paszport, dokument tożsamości). W tych przypadkach, klient wymaga wysokiego stopnia bezpieczeństwa, a to wymusza na przykład przeprowadzenie czasochłonnych i kosztownych ocen według powszechnie przyjętych kryteriów realizowanych przez niezależne akredytowane organizacje. Niektóre oceny dotyczące projektu karty mikroprocesorowej mogą trwać ponad rok i kosztować dziesiątki tysięcy Euro. Dalsza ocena, możliwie na mniejszą skalę, wymagana jest, jeżeli aplikacja ewoluuje. [0004] Aplikacje o średnim stopniu bezpieczeństwa dotyczą na przykład aplikacji na telefony komórkowe (na przykład identyfikacja subskrybenta sieci telefonii komórkowej) oraz aplikacji transportowych (na przykład dostęp do publicznej sieci transportowej). Niniejsze aplikacje zazwyczaj nie wymuszają certyfikacji lub jest też ona dużo krótsza i tańsza w stosunku do tych, opisanych powyżej. [0005] Jeżeli niniejsze dwa rodzaje aplikacji występują wspólnie na tej samej inteligentnej karcie mikroprocesorowej, aplikacje o średnim stopniu bezpieczeństwa muszą zostać ocenione i certyfikowane według tych samych kryteriów, co aplikacje z wysokim wymogiem bezpieczeństwa, co prowadzi do powstania wysokich kosztów i dużych opóźnień. [0006] Ponadto, czytniki kart mikroprocesorowych są zazwyczaj dostosowane do odczytywania kart mikroprocesorowych za pomocą przeznaczonych do tego celu styków na powierzchni karty, których cel jest z góry ustalony i nie zmienia się w trakcie cyklu życia czytnika. Aby wprowadzić nową funkcję styku, ogólnie konieczna jest modyfikacja układu elektronicznego czytnika, co zasadniczo nie jest możliwe (za rozsądną cenę) dla ogółu społeczeństwa korzystającego z niniejszego typu czytników. [0007] Ilość styków według normy ISO 7816 jest ograniczona do ośmiu, z których pięć wykorzystywana jest według protokołu zgodnego z normą ISO 7816 (c1, c2, c3, c5, c7), dwa to protokoły USB dużej prędkości (na przykład c4 i c8) lub trzy w przypadku protokołu MMC, które ograniczają możliwość ewoluowania kart mikroprocesorowych. [0008] Celem niniejszego wynalazku jest wyeliminowanie powyższych przeszkód. -2- [0009] Z dokumentów FR 2680262, EP 0779598 i NL 9301540 znane są ponadto karty wielochipowe, w których sygnał wyboru odbierany jest przez przełączający switch na karcie tak, że styk I/O karty łączony jest w sposób bezpośredni z wybranym chipem. [0010] W dokumencie DE 4406704, jednostka łącząca w mikrosterowniku decyduje, który mikrosterownik na karcie wielochipowej będzie używany. [0011] W tym momencie, pierwszy aspekt niniejszego wynalazku odnosi się do karty mikroprocesorowej, według definicji w zastrzeżeniu 1. [0012] Dzięki tym założeniom, czytnik karty mikroprocesorowej może przesłać polecenia do dwóch mikroprocesorów bez konieczności wykorzystywania kolejnych styków w porównaniu do sytuacji, w której polecenie otrzymuje wyłącznie jeden mikroprocesor. Ponadto, stopień bezpieczeństwa pierwszego i drugiego mikroprocesora można określać niezależnie. [0013] Zgodnie z pewnymi cechami, pierwszy mikroprocesor dostosowany jest do uruchomienia oprogramowania pierwszej aplikacji, która określa polecenia mikroprocesora przesyłane do drugiego mikroprocesora. [0014] Zgodnie z pewnymi cechami, karta według niniejszego wynalazku posiada zewnętrzne styki elektryczne przeznaczone do przenoszenia sygnałów sterowania, gdzie niniejsze zewnętrzne styki podłączone są wyłącznie do pierwszego mikroprocesora. [0015] Zgodnie z pewnymi cechami, pierwszy mikroprocesor posiada urządzenie sterujące drugim mikroprocesorem przy pomocy poleceń zgodnych z normą ISO 7816. [0016] Dzięki tym założeniom, czytnik może przesłać polecenia APDU (Application Protocol Data Unit) do dwóch mikroprocesorów. [0017] Zgodnie z pewnymi cechami, karta obejmuje co najmniej jedną linię wejście/wyjście zgodną z normą ISO 7816, która łączy dwa mikroprocesory i służy do wymiany informacji pomiędzy dwoma mikroprocesorami. [0018] Zgodnie z pewnymi cechami, wejście sygnału zegarowego łączy dwa mikroprocesory, przy czym pierwszy mikroprocesor przesyła do drugiego mikroprocesora w sposób zgodny z normą ISO 7816, sygnał zegarowy oparty o wewnętrzny sygnał zegarowy pierwszego mikroprocesora. [0019] Dzięki tym założeniom, dwa mikroprocesory mogą pracować z różnym zegarem, na przykład, według różnych częstotliwości. [0020] Zgodnie z pewnymi cechami, pierwszy mikroprocesor obejmuje urządzenie zatrzymujące wyżej wymieniony sygnał zegarowy przesyłany do drugiego mikroprocesora. [0021] Dzięki tym założeniom, jeżeli drugi mikroprocesor obejmuje urządzenie wybierające tryb czuwania pod nieobecność sygnałów zegarowych, aby ograniczyć zużycie prądu dostarczanego przez czytnik, co może być bardzo ważne, jeżeli czytnik znajduje się w urządzeniu zasilanym bateriami, takim jak telefon komórkowy, pierwszy mikroprocesor może przesłać polecenie do całego lub części drugiego mikroprocesora, aby przełączył się w tryb czuwania. -3- [0022] Zgodnie z pewnymi cechami, pierwszy mikroprocesor posiada możliwość przesłania sygnału zerującego do drugiego mikroprocesora w sposób zgodny z normą ISO 7816. [0023] Złącze sygnału zerującego odpowiada stykowi c2 w normie ISO 7816. [0024] Zgodnie z pewnymi cechami, dwa mikroprocesory podłączone są równolegle do dwóch zabudowanych styków zasilających. [0025] Według normy ISO 7816, styk c1 „Vcc” oraz styk c5 „GND” dostarczają zasilanie do karty mikroprocesora. [0026] Dzięki tym założeniom, można w łatwy sposób zapewnić zasilanie dwóch mikroprocesorów. [0027] Zgodnie z pewnymi cechami, dwa mikroprocesory stanowią część dwóch różnych mikroukładów. [0028] Dzięki tym założeniom, co najmniej jeden z dwóch mikroprocesorów może być już istniejącym mikroprocesorem lub mikroprocesorem wykorzystywanym niezależnie, możliwie samodzielnie, na innych kartach, co umożliwiłoby zastosowanie mikroprocesora, który już posiada certyfikat i / lub który jest tańszy. [0029] Zgodnie z pewnymi cechami, pierwszy mikroprocesor stosuje niższy stopień bezpieczeństwa niż drugi mikroprocesor. [0030] Dzięki tym założeniom, czytnik karty mikroprocesorowej stosujący wyłącznie poziom bezpieczeństwa pierwszego mikroprocesora może zapewnić działanie pierwszego mikroprocesora. Ponadto, drugi mikroprocesor może podnieść poziom bezpieczeństwa ponieważ jego polecenia docierają do niego wyłącznie za pośrednictwem pierwszego mikroprocesora. [0031] Poziomy bezpieczeństwa są dobrze znane osobom posiadającym wiedzę w danym obszarze. W szczególności, mikroprocesory i aplikacje bankowe posiadają certyfikaty według ogólnie przyjętych kryteriów (odpowiadających normie ISO 15408) na wyższym poziomie lub odpowiadającym EAL4 (Evaluation Assurance Level 4), zazwyczaj jest to EAL4+. Z drugiej strony, mikroprocesory stosowane w telefonach komórkowych oraz ich aplikacjach nie są zazwyczaj certyfikowane według powszechnie przyjętych kryteriów. Tłumaczy się to tym, że w obszarze telefonii komórkowej istnieją niższe wymagania w zakresie bezpieczeństwa oraz wyższe odnośnie czasu reakcji karty, niż w obszarze płatności. [0032] Zgodnie z pewnymi cechami, pierwszy mikroprocesor wyposażony jest w aplikację identyfikacji subskrybenta sieci telefonii komórkowej. [0033] Zgodnie z pewnymi cechami, drugi mikroprocesor wyposażony jest w aplikację płatności. [0034] Zgodnie z pewnymi cechami, drugi mikroprocesor spełnia wymagania normy Europay Mastercard Visa (EMV). -4- [0035] Zgodnie z pewnymi cechami, pierwszy mikroprocesor wyposażony jest w urządzenie do komunikacji z bezprzewodowym interfejsem komunikacyjnym czytnika kart. [0036] Odpowiednio, na przykład w odniesieniu do telefonu komórkowego wyposażonego w urządzenie komunikacyjne według normy NFC (Near Field Communication), płatność może zostać zrealizowana przy pomocy już istniejącego mikroprocesora płatności certyfikowanego według powszechnie przyjętych kryteriów. [0037] Zgodnie z pewnymi cechami, wyżej wymienione urządzenie komunikacyjne, jako protokół komunikacyjny, wykorzystuje protokół jednoprzewodowy (SWP). [0038] Zgodnie z pewnymi cechami, pierwszy mikroprocesor wyposażony jest w urządzenie do komunikacji z zewnętrzem karty za pośrednictwem styków zabudowanych karty. [0039] Zgodnie z pewnymi cechami, pierwszy mikroprocesor wyposażony jest w urządzenie do komunikacji z zewnętrzem karty obejmujące bezprzewodowy interfejs komunikacyjny. [0040] Zgodnie z pewnymi cechami, pierwszy mikroprocesor obejmuje urządzenie identyfikujące polecenia przeznaczone dla pierwszego procesora oraz identyfikujące polecenia przeznaczone dla drugiego mikroprocesora. [0041] Zgodnie z pewnymi cechami, urządzenie identyfikacyjne dostosowane jest do przeprowadzenia identyfikacji, w każdym poleceniu przeznaczonym dla drugiego procesora, danych informujących o tym, że niniejsze polecenie przeznaczone jest dla drugiego procesora. [0042] Zgodnie z pewnymi cechami, urządzenie do identyfikacji skonfigurowane jest tak, aby przełączać tryb pracy pierwszego mikroprocesora pomiędzy: - pierwszym trybem pracy, w którym wszystkie polecenia przesyłane przez czytnik są przekazywane przez pierwszy mikroprocesor do drugiego mikroprocesora, a - drugim trybem pracy, w którym pierwszy mikroprocesor nie przesyła żadnych poleceń pochodzących z czytnika do drugiego mikroprocesora. [0043] Drugi aspekt niniejszego wynalazku odnosi się do sposobu komunikacji, według definicji w zastrzeżeniu 23. [0044] Zgodnie z pewnymi cechami, sposób obejmuje etap, podczas którego pierwszy mikroprocesor określa, według pierwszego oprogramowania aplikacji, polecenia przekazywane do drugiego mikroprocesora. [0045] Zgodnie z pewnymi cechami, w trakcie etapu przesyłania przez pierwszy mikroprocesor do drugiego mikroprocesora, pierwszy mikroprocesor wydaje polecenia drugiemu mikroprocesorowi, które są zgodne z wymaganiami normy ISO 7816. [0046] Zgodnie z pewnymi cechami, sposób według wynalazku obejmuje etap, podczas którego pierwszy mikroprocesor przekazuje drugiemu mikroprocesorowi, w sposób zgodny z normą ISO 7816, sygnał zegarowy oparty o wewnętrzny sygnał zegarowy pierwszego mikroprocesora. -5- [0047] Zgodnie z pewnymi cechami, sposób według wynalazku obejmuje etap wstrzymywania sygnału zegarowego przekazywanego do drugiego mikroprocesora jako funkci poleceń otrzymanych z zewnątrz karty przez pierwszy mikroprocesor. [0048] Zgodnie z pewnymi cechami, sposób według wynalazku obejmuje etap, podczas którego pierwszy mikroprocesor przekazuje drugiemu mikroprocesorowi sygnał zerowania, w sposób zgodny z normą ISO 7816. [0049] Zgodnie z pewnymi cechami, sposób według wynalazku obejmuje etap, podczas którego pierwszy mikroprocesor przetwarza polecenia otrzymane z zewnątrz karty oraz etap, podczas którego drugi mikroprocesor przetwarza polecenia otrzymane z pierwszego mikroprocesora, gdzie pierwszy mikroprocesor podczas przetwarzania stosuje niższy poziom bezpieczeństwa niż ten stosowany przez drugi mikroprocesor. [0050] Zgodnie z pewnymi cechami, sposób według wynalazku obejmuje etap, w którym pierwszy mikroprocesor uruchamia aplikację identyfikacji subskrybenta sieci telefonii komórkowej. [0051] Zgodnie z pewnymi cechami, sposób według wynalazku obejmuje etap, w którym drugi mikroprocesor uruchamia aplikację płatności. [0052] Zgodnie z pewnymi cechami, pierwszy mikroprocesor wyposażony jest w urządzenie do komunikacji z bezprzewodowym interfejsem komunikacyjnym czytnika kart. [0053] Zgodnie z pewnymi cechami, na etapie transmisji na zewnątrz karty, pierwszy mikroprocesor stosuje protokół jednoprzewodowy (SWP) jako procesor komunikacyjny. [0054] Zgodnie z pewnymi cechami, podczas co najmniej jednego etapu transmisji, pierwszy mikroprocesor wykorzystuje co najmniej jeden styk zabudowany karty, aby komunikować się z czytnikiem karty mikroprocesorowej. [0055] Zgodnie z pewnymi cechami, podczas co najmniej jednego etapu transmisji, pierwszy mikroprocesor wykorzystuje urządzenie komunikacyjne obejmujące bezprzewodowy interfejs komunikacyjny. [0056] Zgodnie z pewnymi cechami, sposób według wynalazku obejmuje etap identyfikacji polecenia przeznaczonego dla pierwszego mikroprocesora i / lub polecenia przeznaczonego dla drugiego mikroprocesora. [0057] Zgodnie z pewnymi cechami, na etapie identyfikacji, przetwarzane są dane zawarte w każdym poleceniu przeznaczonym dla drugiego mikroprocesora i wskazujące na to, że jest ono przeznaczone dla drugiego mikroprocesora. [0058] Zgodnie z pewnymi cechami, na etapie identyfikacji, tryb pracy pierwszego mikroprocesora przełączany jest pomiędzy: - pierwszym trybem pracy, w którym wszystkie polecenia przesyłane przez czytnik są przekazywane przez pierwszy mikroprocesor do drugiego mikroprocesora, oraz -6- - drugim trybem pracy, w którym pierwszy mikroprocesor nie przesyła żadnych poleceń pochodzących z czytnika do drugiego mikroprocesora. [0059] Trzeci aspekt niniejszego wynalazku odnosi się do czytnika kart mikroprocesorowych, według definicji w zastrzeżeniu 38. [0060] Zgodnie z pewnymi cechami, czytnik kart według wynalazku obejmuje urządzenie przesyłające polecenia do drugiego mikroprocesora za pośrednictwem pierwszego procesora z wykorzystaniem poleceń zgodnych z wymaganiami normy ISO 7816. [0061] Zgodnie z pewnymi cechami, czytnik kart według wynalazku obejmuje urządzenie do identyfikacji polecenia przeznaczonego dla mikroprocesora i urządzenie do identyfikacji polecenia przeznaczonego dla drugiego mikroprocesora. [0062] Zgodnie z pewnymi cechami, czytnik kart obejmuje urządzenie wprowadzające do każdego polecenia przeznaczonego dla drugiego mikroprocesora dane umożliwiające pierwszemu mikroprocesorowi wykrycie tego, że polecenie przeznaczone jest dla drugiego mikroprocesora. [0063] Zgodnie z pewnymi cechami, czytnik kart według wynalazku obejmuje urządzenie przełączające tryb pracy pierwszego mikroprocesora pomiędzy: - pierwszym trybem pracy, w którym wszystkie polecenia przesyłane przez czytnik są przekazywane przez pierwszy mikroprocesor do drugiego mikroprocesora, oraz - drugim trybem pracy, w którym pierwszy mikroprocesor nie przesyła żadnych poleceń pochodzących z czytnika do drugiego mikroprocesora. [0064] Zgodnie z pewnymi cechami, czytnik kart według wynalazku stosuje niższy poziom bezpieczeństwa w stosunku do aplikacji na pierwszym mikroprocesorze niż na drugim mikroprocesorze. [0065] Zgodnie z pewnymi cechami, czytnik kart według wynalazku, w stosunku do pierwszego mikroprocesora wykorzystuje aplikację identyfikacji subskrybenta sieci telefonii komórkowej. [0066] Zgodnie z pewnymi cechami, czytnik kart według wynalazku, w stosunku do drugiego mikroprocesora wykorzystuje aplikację płatności. [0067] Zgodnie z pewnymi cechami, czytnik kart według wynalazku obejmuje urządzenie do komunikacji bezprzewodowej w celu komunikowania się z pierwszym procesorem. [0068] Zgodnie z pewnymi cechami, wyżej wymienione urządzenie komunikacyjne wykorzystuje protokół jednoprzewodowy (SWP) jako protokół komunikacyjny. [0069] Zgodnie z pewnymi cechami, czytnik kart według wynalazku obejmuje urządzenie do komunikacji bezprzewodowej w celu komunikowania się z zewnętrznym czytnikiem. [0070] Zgodnie z pewnymi cechami, urządzenie do komunikacji bezprzewodowej komunikujące się z czytnikiem zewnętrznym wykorzystuje protokół komunikacji zbliżeniowej. -7- [0071] Czwarty aspekt niniejszego wynalazku dotyczy telefonu komórkowego wyposażonego w czytnik kart, który został zwięźle opisany w części powyższej. [0072] Piąty aspekt niniejszego wynalazku odnosi się do sposobu wykonania karty mikroprocesorowej, według definicji w zastrzeżeniu 51. [0073] Korzyści, cele oraz poszczególne funkcje niniejszych sposobów, czytnika oraz telefonu komórkowego są podobne do tych, jakie posiada karta będąca przedmiotem niniejszego wynalazku, która została pokrótce opisana powyżej i tym samym nie zostaną w tym miejscu powtórzone. [0074] Inne korzyści, cele oraz poszczególne funkcje bieżącego wynalazku wynikać będą z poniższych opisów przytoczonych dla celów objaśniających, i które go w żaden sposób nie ograniczają, w odniesieniu do załączonych rysunków, na których: - figura 1 przedstawia w sposób schematyczny pierwszy przykład wykonania karty oraz czytnika będących przedmiotem niniejszego wynalazku; - figura 2 przedstawia w sposób schematyczny drugi przykład wykonania karty oraz czytnika będących przedmiotem niniejszego wynalazku; - figura 3 przedstawia w postaci schematu blokowego jeden określony przykład wykonania sposobu będącego przedmiotem niniejszego wynalazku; - figura 4 przedstawia w sposób schematyczny trzeci przykład wykonania karty oraz czytnika będących przedmiotem niniejszego wynalazku; i - figura 5 przedstawia treść pamięci związanej z dwoma procesorami. [0075] Figura 1 przedstawia kartę 105 wyposażoną w moduł 106 elektroniczny obejmujący pierwszy mikroukład 100, drugi mikroukład 200, styki 501-508 zabudowane przeznaczone do podłączenia z czytnikiem 300 kart oraz złącza elektryczne łączące mikroukłady 100 i 200 ze sobą oraz stykami zabudowanymi. [0076] Pierwszy mikroukład 100 obejmuje pierwszy mikroprocesor 110 związany z pierwszą pamięcią 120 przechowującą instrukcje kodowe wykonywalne (lub interpretowane) pierwszej aplikacji, jak pokazano na figurze 5. Drugi mikroukład 200 obejmuje drugi mikroprocesor 210 związany z drugą pamięcią 220 przechowującą instrukcje kodowe wykonywalne (lub interpretowane) drugiej aplikacji, jak pokazano na figurze 5. Każdy z mikroukładów 100 i 200 jest mikrosterownikiem wyposażonym na przykład w mikroprocesor i pamięć. [0077] W stosunku do pierwszej i drugiej aplikacji, pierwszy mikroprocesor 110 korzystnie stosuje niższy poziom bezpieczeństwa niż drugi mikroprocesor 210. Następnie, „bezpieczeństwo” oznacza możliwość odparcia ataków, usterek lub utraty danych, lecz nie obejmuje możliwości dalszej pracy w przypadku niekorzystnych warunków atmosferycznych. [0078] W szczególnych przykładach wykonania, „poziom bezpieczeństwa” bardziej szczegółowo dotyczy możliwości odparcia ataków osób nieupoważnionych. -8- [0079] W przytoczonych przykładach wykonania, „poziom bezpieczeństwa” bardziej szczegółowo dotyczy sposobów, które są znane osobom posiadającym doświadczenie w danej dziedzinie, jako sposoby „ogólnie przyjętych kryteriów” (common criteria) (np. odpowiadające normie ISO 15408). W ramach niniejszych sposobów ogólnie przyjętych kryteriów, „poziom wyższy” można uznać jako wyższy lub odpowiadający EAL4 (Evaluation Assurance Level 4). [0080] Na przykład, pierwsza aplikacja to aplikacja identyfikująca subskrybentów sieci telefonii komórkowej, znana jako moduł identyfikacji subskrybenta (SIM), a druga aplikacja to aplikacja płatności bankowych, spełniająca wymagania na przykład normy EMV (Europay Mastercard Visa). Alternatywnie, mikroprocesor 110 jest bardziej bezpieczny niż mikroprocesor 210. [0081] Poziomy bezpieczeństwa są dobrze znane osobom posiadającym wiedzę w danym obszarze. W szczególności, mikroprocesory i aplikacje bankowe posiadają certyfikaty według ogólnie przyjętych kryteriów (odpowiadających normie ISO 15408) na wyższym poziomie lub odpowiadającym EAL4 (Evaluation Assurance Level 4), zazwyczaj jest to EAL4+. Z drugiej strony, mikroprocesory i aplikacje stosowane w telefonach komórkowych nie są zazwyczaj certyfikowane według ogólnie przyjętych kryteriów. Tłumaczy się to tym, że w obszarze telefonii komórkowej istnieją niższe wymagania w zakresie bezpieczeństwa oraz wyższe odnośnie czasu reakcji karty, niż w obszarze płatności. [0082] Jeżeli pierwsza aplikacja jest aplikacją na telefon komórkowy, czytnik 300 kart jest telefonem komórkowym. [0083] Złącze 401 wewnętrzne wejście/wyjście łączy dwa mikroprocesory 110 oraz 210 i umożliwia wymianę informacji pomiędzy nimi. Wymiana informacji poprzez wewnętrzne złącze 401 jest korzystnie zgodna z normą ISO 7816. Wewnętrzne złącze 402 zegarowe przenosi sygnał zegarowy z pierwszego mikroprocesora 110 do drugiego mikroprocesora 210, umożliwiając pierwszemu uruchomienie lub wstrzymanie pracy drugiego. [0084] W szczególności, sygnał zegarowy przekazywany przez pierwszy mikroprocesor 110 do drugiego mikroprocesora 210 może opierać się na wewnętrznym sygnale zegarowym pierwszego mikroprocesora 110. Na przykład, sygnał zegarowy przesyłany do drugiego mikroprocesora 210 może posiadać częstotliwość, która jest: - w szczególnych przypadkach, częstotliwością wewnętrznego sygnału zegarowego pierwszego mikroprocesora 110 podzielona przez liczbę całkowitą, - w innych przypadkach, zerowa i - w jeszcze innych przypadkach, taka sama jak częstotliwość wewnętrznego sygnału zegarowego pierwszego mikroprocesora 110. [0085] Przełączanie pomiędzy niniejszymi częstotliwościami doprowadzanymi do drugiego mikroprocesora 210 może zależeć od poleceń lub ostatniego polecenia przesłanego przez czytnik kart bądź wewnętrzny proces realizowany przez pierwszy mikroprocesor 110. -9- [0086] Wewnętrzne złącze 403 zerowania przenosi sygnał zerowania z pierwszego mikroprocesora 110 do drugiego mikroprocesora 210, umożliwiając pierwszemu przesłanie polecenia wyzerowania drugiego. [0087] W niniejszym przykładzie wykonania przedstawionym na figurze 1, styki 501 do 508 spełniają wymagania normy ISO 7816. [0088] Pierwszy styk 501, oznaczony jako "c1" w normie ISO 7816, podłączony jest przy pierwszym zewnętrznym złączu 411 do pierwszego mikroprocesora 110 oraz do drugiego mikroprocesora 210. Pierwszy styk 501 oraz niniejsze pierwsze zewnętrzne złącze 411 przekazuje napięcie zasilania DC oznaczone jako „Vcc” do mikroprocesorów 110 i 210 z czytnika 300. [0089] Drugi styk 502, oznaczony jako "c2" w normie ISO 7816, podłączony jest przy drugim zewnętrznym złączu 412 do pierwszego mikroprocesora 110. Ten drugi styk 502 oraz to drugie zewnętrzne złącze 412 przenosi sygnał zerowania, zasadniczo oznaczony jako „RST” w celu wyzerowania mikroprocesora 110. [0090] Trzeci styk 503, oznaczony jako „c3” w normie ISO 7816, podłączony jest przy trzecim zewnętrznym złączu 413 do pierwszego mikroprocesora 110 i przesyła sygnał zegarowy, zasadniczo oznaczony jako „CLK”, w taki sposób, że czytnik 300 może zmierzyć czas pracy pierwszego mikroprocesora 110. [0091] Czwarty styk 504, oznaczony jako "c4" w normie ISO 7816, nie jest podłączony do żadnego z mikroprocesorów 110 czy 210. [0092] Piąty styk 505, oznaczony jako "c5" w normie ISO 7816, podłączony jest przy piątym zewnętrznym złączu 415 do pierwszego mikroprocesora 110 oraz do drugiego mikroprocesora 210. Ten piąty styk 505 oraz to piąte zewnętrzne złącze 415 są uziemione, co jest oznaczone jako „GND”, aby zamknąć obwód przekazujący zasilanie do mikroprocesorów 110 i 210 z czytnika 300. [0093] Szósty styk 506, oznaczony jako „c6” w normie ISO 7816, podłączony jest przy szóstym zewnętrznym złączu 416 do pierwszego mikroprocesora 110 i przesyła sygnał danych, oznaczony tutaj jako „SWP”, za pośrednictwem protokołu jednoprzewodowego (SWP) zapewniającego komunikację pomiędzy pierwszym mikroprocesorem 110 a czytnikiem. Na przykład, czytnik 300 przesyła polecenie do karty 100 poprzez styk 506. [0094] Siódmy styk 507, oznaczony jako „c7” w normie ISO 7816, podłączony jest przy siódmym zewnętrznym złączu 417 do pierwszego mikroprocesora 110 i przesyła sygnał danych, zasadniczo oznaczony jako „I/O”, w taki sposób, że czytnik 300 i pierwszy mikroprocesor 110 mogą wymieniać dane. Na przykład, czytnik 300 przesyła polecenie do karty 100 poprzez styk 507. [0095] Ósmy styk 508, oznaczony jako "c8" w normie ISO 7816, nie jest podłączony do żadnego z mikroprocesorów 110 czy 210. - 10 - [0096] W innych przykładach wykonania, pierwszy mikroprocesor 110 wyposażony jest w odbiornik spełniający wymagania protokołu komunikacji z bezprzewodowym interfejsem komunikacyjnym zgodnym z protokołem jednoprzewodowym (SWP). [0097] Figura 2 przedstawia kartę 105 pokazaną na figurze 1 oraz czytnik obejmujący telefon 340 komórkowy wyposażony w antenę 350 oraz obwód interfejsu 360. Obwód 360 interfejsu jest typu zbliżeniowego, na przykład zgodny z normą NFC, posiada antenę 370 i podłączony jest do styku 356 w celu zapewnienia komunikacji ze stykiem 506 karty 105. [0098] Czytnik 380 wyposażony w interfejs komunikacji zbliżeniowej, na przykład zgodny z normą NFC, komunikuje się z telefonem komórkowym 340 za pośrednictwem interfejsu 360. [0099] W niniejszym dokumencie „zbliżeniowy” dotyczy odległości mniejszej niż 1 metr, korzystnie mniej niż 50 cm, a typowo mniej niż 20 cm. Może być to kwestią, na przykład, urządzenia spełniającego wymagania normy Komunikacji Zbliżeniowej (NFC) lub normy 14443 Międzynarodowej Organizacji Normalizacyjnej (ISO), które dotyczącą identyfikacji częstotliwości radiowych (RFID), bez konieczności ograniczania wynalazku do niniejszych protokołów. [0100] Jedną z korzyści komunikacji zbliżeniowej jest to, że umożliwia ona użytkownikowi nawiązanie bezprzewodowej komunikacji w sposób celowy lub świadomy przez zbliżenie urządzenia przenośnego do czytnika, zazwyczaj na odległość kilku centymetrów. W przypadku karty płatniczej bezdotykowej opartej na mikroukładzie o wymiarach zgodnych z wymaganiami normy 7816, odległość ta zmniejsza ryzyko wystąpienia przypadku, w którym posiadacz karty obciążany jest bez wyrażenia na to zgody, wyłącznie przez zbliżenie karty na odległość kilku centymetrów do właściwego czytnika i tym samym nawiązując transakcję płatniczą pomiędzy czytnikiem, a kartą. [0101] W tym aplikacji o wysokim stopniu bezpieczeństwa, na przykład aplikacji transakcyjne lub płatnicze, czytnik 380 przesyła polecenie do drugiego mikroprocesora 210 i otrzymuje od niego odpowiedzi. Polecenia te dostosowane są tak, że mogą zostać rozpoznane przez pierwszy mikroprocesor 110 jako przeznaczone dla drugiego mikroprocesora 210, zgodnie z powyższym opisem. Na tym etapie, adaptacja pozostaje po stronie albo telefonu 340 komórkowego albo czytnika. [0102] Figura 3 przedstawia etap 602, w którym czytnik 300 załącza kartę 106. Następnie, podczas etapu 604, inicjowana jest komunikacja pomiędzy kartą 106 a czytnikiem 300, zgodnie z normą ISO 7816. [0103] Podczas etapu 606, pierwszy mikroprocesor 110 przesyła sygnał zerowania do drugiego mikroprocesora 210 wraz sygnałem zegarowym, aby zmierzyć czas pracy drugiego mikroprocesora 210. W przykładzie wykonania opisanym w stosunku do figury 1, pierwszy mikroprocesor 110 przesyła sygnał zerowania do drugiego mikroprocesora 210 zgodnie z wymaganiami normy ISO 7816, który to sygnał odpowiada stykowi c2 według normy ISO 7816. - 11 - [0104] Podczas etapu 608, mikroprocesory 110 oraz 210 inicjalizują komunikację pomiędzy nimi. W opisany i przedstawionym przykładzie wykonania, niniejsza komunikacja odbywa się zgodnie z protokołem ISO 7816. W trakcie komunikacji, pierwszy mikroprocesor 110 zachowuje się jak czytnik drugiego mikroprocesora 210, za wyjątkiem przesyłania zasilania. [0105] W trakcie etapu 610, pierwszy mikroprocesor 110 otrzymuje polecenie z czytnika 300. Polecenie to otrzymane jest przez kartę 100 na styku 507 (c7) i zgodne jest z normą ISO 7816 (jest to polecenie APDU) bądź też otrzymane jest za pośrednictwem styku 506 (c6) i spełnia wymagania protokołu SWP. Pierwszy mikroprocesor 110 następnie ocenia, czy otrzymał polecenie z czytnika 300 przeznaczone dla drugiego mikroprocesora 210 w ustalonym okresie czasu, na przykład w ciągu poprzednich pięciu sekund. [0106] Pierwszy mikroprocesor 110 może określić to, czy polecenie jest przeznaczone dla drugiego mikroprocesora 210 na kilka różnych sposobów. [0107] W tym przypadku, to czytnik 300 lub 340 generuje polecenia. W przypadku drugiego przykładu wykonania przedstawionego na figurze 2, to czytnik zewnętrzny 340 lub obwód interfejsu NFC 360, adaptuje polecenia tak, aby pierwszy mikroprocesor 110 rozpoznał polecenia przesyłane drugiemu mikroprocesorowi 210. W tym momencie, w pierwszym przykładzie wykonania, każde polecenie przeznaczone dla drugiego mikroprocesora 210 zawiera dane umożliwiające pierwszemu mikroprocesorowi 110 wykrycie tego, czy jest to polecenie przeznaczone dla drugiego mikroprocesora 210. Odpowiednio, gdy drugi mikroprocesor 210 przesyła do pierwszego mikroprocesora 110 odpowiedź przeznaczoną dla czytnika 300 i wprowadza do niniejszej odpowiedzi dane identyfikujące czytnik 300 jako docelowego odbiorcę. W drugim przykładzie wykonania, tryb pierwszego mikroprocesora 110 przełącza się pomiędzy: - pierwszym trybem pracy, w którym wszystkie polecenia z czytnika 300 przekazywane są przez pierwszy mikroprocesor 110 do drugiego mikroprocesora 210, i w którym wszystkie odpowiedzi nadchodzące z drugiego mikroprocesora 210 przekazywane są przez pierwszy mikroprocesor 110 do czytnika 300, oraz - drugim trybem pracy, w którym pierwszy mikroprocesor 110 nie przesyła żadnych poleceń pochodzących z czytnika 300 do drugiego mikroprocesora 210. [0108] Aby przeprowadzić przełączenie trybu pracy pierwszego mikroprocesora 110, czytnik 300 wykorzystuje na przykład polecenie APDU (Application Protocol Data Unit) „wybierz” [0109] Jeżeli pierwszy mikroprocesor 110 nie otrzyma żadnego polecenia z czytnika 300 przeznaczonego dla drugiego mikroprocesora 210 w ustalonym wcześniej okresie czasu, pierwszy mikroprocesor 110 przerywa sygnał zegarowy przeznaczony dla drugiego mikroprocesora 210, który przełącza się do trybu czuwania na etapie 612. Ten etap 612 może zostać wdrożony w łatwy sposób przez pierwszy mikroprocesor 110 przy pomocy „zegara”, który odlicza sygnały zegarowe do momentu osiągnięcia ustalonej wartości, a następnie uruchamia przerwanie, które przerywa transmisję sygnałów zegarowych do drugiego mikroprocesora 210. - 12 - [0110] Jeżeli drugi mikroprocesor 210 wyposażony jest w urządzenie do przełączania do trybu czuwania pod nieobecność sygnału zegarowego, przerywające sygnał zegarowy nadawany przez pierwszy mikroprocesor 110 do drugiego mikroprocesora 210, pozwala to zaoszczędzić energię dostarczaną do czytnika, co może być kwestią bardzo istotną, jeżeli czytnik zamontowany jest w urządzeniu przenośnym zasilanym bateriami, jakim jest telefon komórkowy. W innych przykładach wykonania, pierwszy mikroprocesor 110 może przesłać polecenie przełączenia części drugiego mikroprocesora 210 do trybu czuwania. Pierwszy mikroprocesor 110 następnie pracuje w sposób znany osobom posiadającym doświadczenie w tej dziedzinie jak na przykład karta SIM w kontekście aplikacji na telefon komórkowy, podczas etapu 614, i powraca regularnie do etapu 610. W trakcie etapu 614, pierwszy mikroprocesor realizuje każde polecenie, które jest dla niego przeznaczone i odsyła odpowiedź z powrotem do czytnika 300. [0111] Jeżeli, podczas etapu 610, pierwszy mikroprocesor stwierdzi, że otrzymał polecenie z czytnika 300 przeznaczone dla drugiego mikroprocesora 210, pierwszy mikroprocesor 110 odsyła sygnał zegarowy do drugiego mikroprocesora 210, który wznawia pracę podczas etapu 616. W przypadku niektórych typów mikroprocesora i niektórych przypadków przechodzenia w tryb czuwania, podczas etapu 616, pierwszy mikroprocesor 110 przesyła polecenie zerowania drugiego mikroprocesora 210. [0112] Podczas etapu 617, pierwszy mikroprocesor 110 przekazuje drugiemu mikroprocesorowi 210 każde polecenie przeznaczone dla drugiego mikroprocesora 210. [0113] Alternatywnie, pierwszy mikroprocesor 110 generuje polecenia dla drugiego mikroprocesora 210 jako funkcje poleceń otrzymanych z czytnika 300. Alternatywnie, pierwszy mikroprocesor 110 generuje polecenia dla drugiego mikroprocesora 210 jako funkcje poleceń otrzymanych z czytnika 300 oraz informacji zapisanych w powiązanej pamięci 120. [0114] Drugi mikroprocesor 210 następnie przetwarza niniejsze polecenia, które są typu APDU i spełniają wymagania normy ISO 7816 i przesyła odpowiedź do pierwszego mikroprocesora 110, przeznaczoną dla czytnika 300, na etapie 618. [0115] Następnie, podczas etapu 620, pierwszy mikroprocesor 110 przekazuje odpowiedź otrzymaną z drugiego mikroprocesora 210 do czytnika 300 i wraca do etapu 610. [0116] Możliwości zastosowania niniejszego wynalazku dotyczą kart mikroprocesorowych zgodnych z wymaganiami normy ISO 7816 i kart mikroprocesorowych zgodnych z normą MMC. [0117] Aplikacje o wysokim poziomie bezpieczeństwa, na przykład aplikacje dotyczące płatności lub tożsamości (paszport, dowód tożsamości), zapisywane są korzystnie w pamięci 220 i realizowane przez drugi mikroprocesor 210. Pamięć 220 to korzystnie pamięć trwała, na przykład typu ROM. [0118] Z drugiej strony, aplikacje o średnim poziomie bezpieczeństwa, na przykład aplikacje na telefon komórkowy (na przykład aplikacje identyfikujące tożsamość subskrybenta sieci - 13 - telefonii komórkowej) lub aplikacje transportowe (na przykład karta zapewniająca dostęp do publicznej sieci transportu) zapisywane są w pamięci 120 i realizowane przez pierwszy mikroprocesor 110. Niniejsze aplikacje zazwyczaj nie wymuszają certyfikacji lub jest też ona dużo krótsza i tańsza w stosunku do tych, które posiadają wysoki stopień bezpieczeństwa. [0119] Niniejszy wynalazek umożliwia zatem obydwu aplikacjom na współistnienie na tej samej karcie oraz ułatwia aktualizację aplikacji o średnim poziomie bezpieczeństwa, bez konieczności przeprowadzania ponownej certyfikacji aplikacji posiadającej wyższe wymagania dotyczące bezpieczeństwa. [0120] Figura 4 przedstawia kartę 705 wyposażoną w moduł elektroniczny 706 obejmujący pierwszy mikroukład 100, drugi mikroukład 200, styki 501-508 zabudowane przeznaczone do podłączenia z czytnikiem kart 300 oraz złącza elektryczne łączące mikroukłady 100 i 200 ze sobą oraz ze stykami zabudowanymi. [0121] Pierwszy mikroukład 100 oraz drugi mikroukład 200 są identyczne z tym, które opisano w odniesieniu do figury 1, za wyjątkiem, iż są one dostosowane do komunikowania się ze sobą przy pomocy protokołu uniwersalnej szyny szeregowej (USB). [0122] Dwa wewnętrzne złącza 701 i 702 łączą dwa mikroprocesory 110 oraz 210 i umożliwiają wymianę informacji pomiędzy nimi. Niniejsze złącza oznaczone są symbolami „D+” i „D-” według standardu USB. Wymiana informacji pomiędzy niniejszymi dwoma wewnętrznymi złączami 701 i 702 następuje zgodnie ze standardem USB. [0123] Wdrożenie sposobu będącego przedmiotem niniejszego wynalazku przy użyciu karty przedstawionej na figurze 4 podobne jest do tego przedstawionego na figurze 3, za wyjątkiem etapów 612 i 616, które dotyczą sygnałów zegarowych. [0124] Jak przedstawiono na figurze 5 w niniejszych przykładach wykonania, pierwsza pamięć 120 związana z pierwszym mikroprocesorem 110 obejmuje część 150 tylko do odczytu (lub ROM), część 155 rejestrującą oraz część 160 dostępu bezpośredniego (lub RAM). Część 150 ROM przechowuje aplikację 151 sterującą komunikacją pomiędzy pierwszym mikroprocesorem 110 a drugim mikroprocesorem 210. [0125] Część rejestrująca 155 obejmuje cztery rejestry: rejestr 156 wejściowy związany z czytnikiem 300, rejestr 157 wyjściowy również związany z czytnikiem 300, rejestr 158 wejściowy związany z drugim mikroprocesorem oraz rejestr 159 wyjściowy związany z drugim mikroprocesorem. Część 160 RAM obejmuje bufor polecenia 161 ”Cmd buffer”, bufor odpowiedzi 162 „RSP buffer” oraz flagę poleceń dla drugiego procesora „CmdForProc2flag”. [0126] Druga pamięć 220 związana z drugim mikroprocesorem 210 obejmuje część 250 tylko do odczytu (lub ROM), część 255 rejestrującą oraz część 260 dostępu bezpośredniego (lub RAM). Część 250 ROM przechowuje w szczególności aplikację 251 sterującą komunikacją pomiędzy pierwszym mikroprocesorem 110 a drugim mikroprocesorem 210. - 14 - [0127] Część 255 rejestrująca obejmuje rejestr 256 wejściowy oraz rejestr 257 wyjściowy. Część 260 RAM wyposażona jest w bufor polecenia 261 "Cmd buffer" i bufor 262 odpowiedzi "RSP buffer". [0128] Mikroprocesor 110 uruchamia aplikację 151, która może stanowić część systemu operacyjnego. Na przykład, aplikacja 151 realizuje etapy 604, 606, 608, 610, 612, 614, 616, 617 oraz 620 opisane w odniesieniu do figury 3. W szczególności, podczas etapu 610, mikroprocesor 110 sczytuje polecenie z czytnika 300 kart do rejestru 156, kopiuje zawartość rejestru 156 wejściowego do bufora 161 polecenia. Następnie, jeżeli wartość flagi CmdForProc2flag ustawiona jest na "1", co oznacza, że każde polecenie powinno zostać przekazane do procesora 210, mikroprocesor 110 przechodzi do etapu 616. W innym przypadku, mikroprocesor 110 przechodzi do etapu 612. [0129] W innym przykładzie wykonania, zamiast podejmować decyzję na temat tego, czy przesyłać polecenie na podstawie wartości flagi, wykorzystywana jest funkcja. Jej danymi wejściowymi jest zawartość bufora 161 polecenia. Pozwala to na wykorzystanie pewnej właściwości samego polecenia w celu określenia tego, czy polecenie należy przekazać do drugiego mikroprocesora. Jeżeli funkcja zostanie zwrócona jako prawdziwa, mikroprocesor 110 przechodzi do etapu 612. [0130] Podczas etapu 617, mikroprocesor 110 kopiuje zawartość bufora 161 polecenia do rejestru 159 wyjściowego i zapisuje zawartość rejestru 159 wyjściowego na złączu 401 wewnętrznym. [0131] Mikroprocesor 210 uruchamia aplikację 251, która może stanowić część systemu operacyjnego. Na przykład, aplikacja 251 uruchamia etap 618 opisany w odniesieniu do figury 3. Podczas etapu 618, mikroprocesor 210 sczytuje polecenie z wewnętrznego 410 złącza do rejestru wejściowego 256, kopiuje zawartość rejestru 256 wejściowego do bufora 261 polecenia, przetwarza polecenie zapisane w buforze 261 polecenia, zapisuje odpowiedź do bufora 262 odpowiedzi, kopiuje treść bufora 262 odpowiedzi do rejestru 257 wyjściowego i zapisuje zawartość rejestru 257 wyjściowego na złączu 401 wewnętrznym. Mikroprocesor 110 kopiuje odpowiedź z 401 do rejestru 158 wejściowego, odpowiedź jest następnie kopiowana z rejestru 158 do rejestru 157 oraz do czytnika. [0132] W innych przykładach wykonania, niepokazanych, mikroprocesory wykorzystują protokół komunikacyjny MultiMedia Card (MMC). [0133] Jako alternatywa dla każdego z przykładów wykonania karty będącej przedmiotem niniejszego wynalazku, pierwszy mikroprocesor obejmuje urządzenie komunikacyjne z interfejsem komunikacji bezprzewodowej. [0134] Jako alternatywa dla każdego z przykładów wykonania, pierwszy mikroprocesor oraz drugi mikroprocesor zaprojektowane zostały tak, aby zaprezentować różne możliwości pracy w ekstremalnych warunkach otoczenia (np. skrajne temperatury, pola elektromagnetyczne, częstotliwości radiowe, napięcia zasilające, drgania lub inne obciążenia mechaniczne). Dorota Rzążewska Rzecznik patentowy - 15 - Zastrzeżenia 1. Karta (105, 705) mikroprocesorowa wyposażona w pierwszy mikroprocesor (110) uruchamiający pierwszą aplikację, znamienna tym, że wymieniona karta mikroprocesorowa wyposażona jest w drugi mikroprocesor (210) uruchamiający drugą aplikację, przy czym pierwszy mikroprocesor wyposażony jest w urządzenie do transmisji poleceń do drugiego mikroprocesora pochodzących z zewnątrz (300) karty i do nadawania na zewnątrz karty odpowiedzi na niniejsze polecenia pochodzących z drugiego mikroprocesora, gdzie pierwszy mikroprocesor posiada mniejsze możliwości do odparcia ataków, usterek lub utraty danych niż drugi mikroprocesor. 2. Karta (105, 705) według zastrzeżenia 1, w której pierwszy mikroprocesor posiada niższy poziom możliwości do odparcia ataków ze strony osób nieupoważnionych niż drugi procesor. 3. Karta (105, 705) według jednego z powyższych zastrzeżeń 1 lub 2, w której drugi mikroprocesor zapewnia poziom bezpieczeństwa co najmniej EAL4 (Evaluation Assurance Level 4) określony przez normę ISO 15408. 4. Karta (105, 705) według jednego z zastrzeżeń od 1 do 3, znamienna tym, że, pierwszy mikroprocesor dostosowany jest do uruchomienia oprogramowania pierwszej aplikacji (120), która określa polecenia mikroprocesora przesyłane do drugiego mikroprocesora. 5. Karta (105, 705) według jednego z zastrzeżeń od 1 do 4, znamienna tym, że posiada zewnętrzne styki (502, 503, 504, 506, 507, 508) elektryczne przeznaczone do przekazywania sygnałów sterowania, gdzie wspomniane zewnętrzne styki elektryczne stykają się wyłącznie z pierwszym mikroprocesorem. 6. Karta (105, 705) według jednego z zastrzeżeń od 1 do 5, znamienna tym, że pierwszy mikroprocesor posiada urządzenie sterujące drugim mikroprocesorem przy pomocy poleceń zgodnych z normą ISO 7816. 7. Karta (105, 705) według zastrzeżenia 6, znamienna tym, że obejmuje co najmniej jedną linię wejście/wyjście (401) zgodną z normą ISO 7816, która łączy dwa mikroprocesory i służy do wymiany informacji pomiędzy dwoma mikroprocesorami. 8. Karta (105, 705) według jednego z zastrzeżeń 6 lub 7, znamienna tym, że wejście (402) sygnału zegarowego łączy dwa mikroprocesory, przy czym pierwszy mikroprocesor przesyła do drugiego mikroprocesora, w sposób zgodny z normą ISO 7816, sygnał zegarowy oparty o wewnętrzny sygnał zegarowy pierwszego mikroprocesora. - 16 - 9. Karta (105, 705) według zastrzeżenia 8, znamienna tym, że pierwszy mikroprocesor obejmuje urządzenie zatrzymujące wyżej wymieniony sygnał zegarowy przesyłany do drugiego mikroprocesora. 10. Karta (105, 705) według jednego z zastrzeżeń od 6 do 9, znamienna tym, że pierwszy mikroprocesor posiada możliwość przesłania sygnału (403) zerowania do drugiego mikroprocesora przy pomocy poleceń zgodnych z normą ISO 7816. 11. Karta (105, 705) według dowolnego spośród zastrzeżeń od 1 do 10, znamienna tym, że dwa mikroprocesory połączone są równolegle do dwóch zabudowanych styków zasilających. 12. Karta (105, 705) według dowolnego spośród zastrzeżeń od 1 do 11, znamienna tym, że dwa mikroprocesory stanowią część dwóch różnych mikroukładów. 13. Karta według jednego z zastrzeżeń od 1 do 12, znamienna tym, że pierwszy mikroprocesor posiada aplikację identyfikacji subskrybenta sieci telefonii komórkowej. 14. Karta (105, 705) według dowolnego spośród zastrzeżeń od 1 do 13, znamienna tym, że drugi mikroprocesor posiada aplikację płatności. 15. Karta (105, 705) według dowolnego spośród zastrzeżeń od 1 do 14, znamienna tym, że drugi mikroprocesor spełnia wymagania normy Europay Mastercard Visa (EMV). 16. Karta (105, 705) według jednego z zastrzeżeń od 1 do 15, znamienna tym, że pierwszy mikroprocesor posiada urządzenie zapewniające komunikację z interfejsem komunikacji bezprzewodowej czytnika kart (300). 17. Karta (105, 705) według zastrzeżenia 16, znamienna tym, że wymienione urządzenie komunikacyjne, jako protokół komunikacyjny, wykorzystuje protokół jednoprzewodowy (SWP). 18. Karta (105, 705) według jednego z zastrzeżeń od 1 do 17, znamienna tym, że pierwszy mikroprocesor posiada urządzenie zapewniające komunikację z częścią leżącą poza kartą za pośrednictwem zabudowanych styków karty. 19. Karta (105, 705) według jednego z zastrzeżeń od 1 do 18, znamienna tym, że pierwszy mikroprocesor posiada urządzenie zapewniające komunikację z częścią leżącą poza kartą oraz interfejsem komunikacji bezprzewodowej. 20. Karta (105, 705) według jednego z zastrzeżeń od 1 do 19, znamienna tym, że pierwszy mikroprocesor posiada urządzenie zapewniające identyfikację polecenia przewidzianego dla pierwszego mikroprocesora oraz do identyfikacji polecenia przewidzianego dla drugiego mikroprocesora. 21. Karta (105, 705) według zastrzeżenia 20, znamienna tym, że urządzenie identyfikacyjne dostosowane jest do przeprowadzenia identyfikacji danych informujących o tym, że niniejsze polecenie przeznaczone jest dla drugiego procesora, w każdym poleceniu przeznaczonym dla drugiego procesora. - 17 - 22. Karta (105, 705) według zastrzeżenia 20, znamienna tym, że urządzenie do identyfikacji skonfigurowane jest tak, aby przełączać tryb pracy pierwszego mikroprocesora pomiędzy: - pierwszym trybem pracy, w którym wszystkie polecenia przesyłane przez czytnik są nadawane przez pierwszy mikroprocesor do drugiego mikroprocesora, oraz - drugim trybem pracy, w którym pierwszy mikroprocesor nie przesyła żadnych poleceń pochodzących z czytnika do drugiego mikroprocesora. 23. Sposób komunikacji karty mikroprocesorowej (105, 705) wyposażonej w pierwszy mikroprocesor (110), obejmujący etap realizacji pierwszej aplikacji (12) przez pierwszy mikroprocesor, znamienny tym, że niniejszy sposób obejmuje ponadto: - etap (617), w którym pierwszy mikroprocesor przesyła do drugiego mikroprocesora (210) polecenie realizacji drugiej aplikacji karty pochodzące z zewnątrz (300) karty, - etap (619), w którym pierwszy mikroprocesor przesyła na zewnątrz karty odpowiedź na polecenie pochodzące z drugiego mikroprocesora, - etap (614), w którym pierwszy mikroprocesor przetwarza polecenia otrzymane z zewnątrz karty oraz etapu (618), podczas którego drugi mikroprocesor przetwarza polecenia otrzymane z pierwszego mikroprocesora, gdzie pierwszy mikroprocesor podczas przetwarzania posiada mniejsze możliwości odparcia ataków, odporności na usterki lub utratę danych niż drugi mikroprocesor. 24. Sposób według zastrzeżenia 23, znamienny tym, że składa się z etapu (610) podczas którego pierwszy mikroprocesor określa, według pierwszego oprogramowania aplikacji, polecenia przekazywane do drugiego mikroprocesora. 25. Sposób według jednego z zastrzeżeń 23 lub 24, znamienny tym, że w trakcie etapu przesyłania przez pierwszy mikroprocesor do drugiego mikroprocesora, pierwszy mikroprocesor wydaje polecenia drugiemu mikroprocesorowi, które są zgodne z wymaganiami normy ISO 7816. 26. Sposób według jednego z zastrzeżeń 23 do 25, znamienny tym, że obejmuje etap, podczas którego pierwszy mikroprocesor przekazuje drugiemu mikroprocesorowi, w sposób zgodny z normą ISO 7816, sygnał zegarowy (402) oparty o wewnętrzny sygnał zegarowy pierwszego mikroprocesora. 27. Sposób według zastrzeżenia 26, znamienny tym, że obejmuje etap wstrzymywania (612) sygnału zegarowego przekazywanego do drugiego mikroprocesora jako funkcja poleceń otrzymanych z elementu leżącego poza kartą przez pierwszy mikroprocesor. 28. Sposób według jednego z zastrzeżeń 23 do 27, znamienny tym, że obejmuje etap (606), podczas którego pierwszy mikroprocesor przekazuje drugiemu mikroprocesorowi sygnał zerowania, w sposób zgodny z normą ISO 7816. - 18 - 29. Sposób według jednego z zastrzeżeń od 23 do 28, znamienny tym, że obejmuje etap, w którym pierwszy mikroprocesor realizuje aplikację identyfikacji subskrybenta sieci telefonii komórkowej. 30. Sposób według jednego z zastrzeżeń od 23 do 29, znamienny tym, że obejmuje etap, w którym drugi mikroprocesor realizuje aplikację płatności. 31. Sposób według jednego z zastrzeżeń 23 do 30, znamienny tym, że podczas etapu transmisji do zewnątrz karty, pierwszy mikroprocesor wykorzystuje urządzenie do komunikacji z interfejsem komunikacji bezprzewodowej czytnika kart. 32. Sposób według zastrzeżenia 31, znamienny tym, że na etapie transmisji do zewnątrz karty, pierwszy mikroprocesor, jako procesor komunikacyjny, stosuje protokół jednoprzewodowy (SWP). 33. Sposób według jednego z zastrzeżeń 23 do 32, znamienny tym, że podczas co najmniej jednego etapu transmisji, pierwszy mikroprocesor wykorzystuje co najmniej jeden styk zabudowany karty, aby komunikować się z czytnikiem karty mikroprocesorowej. 34. Sposób według jednego z zastrzeżeń 23 do 33, znamienny tym, że podczas co najmniej jednego etapu transmisji, pierwszy mikroprocesor wykorzystuje urządzenie komunikacyjne obejmujące bezprzewodowy interfejs komunikacyjny. 35. Sposób według jednego z zastrzeżeń 23 do 34, znamienny tym, że obejmuje etap identyfikacji polecenia przeznaczonego dla pierwszego mikroprocesora i / lub polecenia przeznaczonego dla drugiego mikroprocesora. 36. Sposób według zastrzeżenia 35, znamiennym tym, że na etapie identyfikacji, przetwarzane są dane zawarte w każdym poleceniu przeznaczonym dla drugiego mikroprocesora i wskazujące na to, że jest ono przeznaczone dla drugiego mikroprocesora. 37. Sposób według zastrzeżenia 35, znamienny tym, że na etapie identyfikacji, tryb pracy pierwszego mikroprocesora przełączany jest pomiędzy: - pierwszym trybem pracy, w którym wszystkie polecenia przesyłane przez czytnik są przekazywane przez pierwszy mikroprocesor do drugiego mikroprocesora,oraz - drugim trybem pracy, w którym pierwszy mikroprocesor nie przesyła żadnych poleceń pochodzących z czytnika do drugiego mikroprocesora. 38. Czytnik (300) karty mikroprocesorowej wyposażony w urządzenie do komunikowania się z pierwszym mikroprocesorem (110) karty (105, 705), znamienny tym, że wspomniane urządzenie komunikacyjne dostosowane jest do przekazywania poleceń do pierwszego mikroprocesora z zewnątrz karty i przeznaczonych dla drugiego mikroprocesora oraz odbierania odpowiedzi na polecenie z drugiego mikroprocesora za pośrednictwem pierwszego mikroprocesora, gdzie wspomniany czytnik kart stosuje niższe zabezpieczenia względem ataków, usterek lub utraty danych w stosunku do - 19 - aplikacji pierwszego mikroprocesora, niż w odniesieniu do aplikacji drugiego mikroprocesora. 39. Czytnik (300) karty według zastrzeżenia 38, znamienny tym, że posiada mniejszą odporność na ataki ze strony osób nieupoważnionych w stosunku do aplikacji pierwszego procesora niż w odniesieniu do aplikacji drugiego mikroprocesora. 40. Czytnik (300) karty według jednego z zastrzeżeń od 38 do 39, znamienny tym, że posiada urządzenie przesyłające polecenia do drugiego mikroprocesora za pośrednictwem pierwszego mikroprocesora zgodne z normą ISO 7816. 41. Czytnik (300) karty według jednego z zastrzeżeń od 38 do 40, znamienny tym, że posiada urządzenie zapewniające identyfikację polecenia przewidzianego dla pierwszego mikroprocesora oraz do identyfikacji polecenia przewidzianego dla drugiego mikroprocesora. 42. Czytnik (300) karty według zastrzeżenia 41, znamienny tym, że obejmuje urządzenie wprowadzające do każdego polecenia przeznaczonego dla drugiego mikroprocesora dane umożliwiające pierwszemu mikroprocesorowi wykrycie tego, że polecenie przeznaczone jest dla drugiego mikroprocesora. 43. Czytnik (300) karty według zastrzeżenia 41, znamienny tym, że obejmuje urządzenie przełączające tryb pracy pierwszego mikroprocesora pomiędzy: - pierwszym trybem pracy, w którym wszystkie polecenia przesyłane przez czytnik są przekazywane przez pierwszy mikroprocesor do drugiego mikroprocesora, oraz - drugim trybem pracy, w którym pierwszy mikroprocesor nie przesyła żadnych poleceń pochodzących z czytnika do drugiego mikroprocesora. 44. Czytnik (300) karty według jednego z zastrzeżeń od 38 do 43, znamienny tym, że w odniesieniu do pierwszego mikroprocesora wykorzystuje aplikację identyfikacji subskrybenta sieci telefonii komórkowej. 45. Czytnik (300) karty według jednego z zastrzeżeń od 38 do 44, znamienny tym, że w odniesieniu do drugiego mikroprocesora wykorzystuje aplikację płatności. 46. Czytnik (300) karty według jednego z zastrzeżeń od 38 do 45, znamienny tym, że obejmuje urządzenie komunikacji bezprzewodowej zapewniające komunikację z pierwszym procesorem. 47. Czytnik (300) karty według zastrzeżenia 46, znamienny tym, że wymienione urządzenie komunikacyjne, jako protokół komunikacyjny, wykorzystuje protokół jednoprzewodowy (SWP). 48. Czytnik (300) karty według jednego z zastrzeżeń od 38 do 47, znamienny tym, że obejmuje urządzenie komunikacji bezprzewodowej zapewniające komunikację z zewnętrznym czytnikiem. - 20 - 49. Czytnik (300) karty według zastrzeżenia 48, znamienny tym, że urządzenie do komunikacji bezprzewodowej komunikujące się z czytnikiem zewnętrznym wykorzystuje protokół komunikacji zbliżeniowej. 50. Telefon komórkowy (340) znamienny tym, że wyposażony jest w czytnik kart według jednego z zastrzeżeń od 38 do 49. 51. Sposób wykonania karty (105, 705) mikroprocesorowej wyposażonej w pierwszy mikroprocesor (110), znamienny tym, że obejmuje etap certyfikacji drugiego mikroprocesora (210) oraz etap łączenia pierwszego mikroprocesora z drugim mikroprocesorem na karcie, w którym to układzie pierwszy mikroprocesor składa się z urządzenia do przekazywania poleceń do drugiego mikroprocesora pochodzących z zewnątrz (300) karty i do nadawania na zewnątrz karty odpowiedzi na niniejsze polecenia pochodzących z drugiego mikroprocesora, przy czym pierwszy mikroprocesor posiada mniejsze możliwości do odparcia ataków, usterek lub utraty danych niż drugi mikroprocesor. Dorota Rzążewska Rzecznik patentowy - 21 - Fig. 1 Fig. 2 - 22 - Załącz Zainicjuj komunikację zewnętrzną Wyzeruj drugi mikroprocesor Zainicjuj komunikację wewnętrzną Polecenie dla drugiego procesora? nie Zatrzymaj sygnał zegarowy Uruchom wyłącznie pierwszy procesor Prześlij sygnał zegarowy Prześlij polecenie Przetwórz polecenie Prześlij odpowiedź Fig. 3 tak - 23 - Fig. 4 - 24 - Rejestr wejściowy Rejestr wejściowy Rejestr wyjściowy Rejestr wyjściowy Rejestr wejściowy Rejestr wyjściowy Bufor Cmd Bufor Cmd Bufor RSP Bufor RSP Fig. 5