Parametry ukladow cyfrowych

PARAMETRY ELEKTRYCZNE CYFROWYCH
ELEMENTÓW PÓŁPRZEWODNIKOWYCH
SZYBKOŚĆ DZIAŁANIA – wyrażona maksymalną częstotliwością
pracy fmax
MOC POBIERANA P
WSPÓŁCZYNNIK DOBROCI D
OBCIĄŻALNOŚĆ ELEMENTÓW N
MAKSYMALNA LICZBA WEJŚĆ M
ODPORNOŚĆ NA ZAKŁÓCENIA
ZAKRES DOPUSZCZALNEJ TEMPERATURY PRACY
1
SZYBKOŚĆ DZIAŁANIA – TIME DELAY
a) UKŁADY KOMBINACYJNE
tp1-0
tp0-1
tp = ½ (tp1-0+ tp0-1)
fmax = 1/2 tp
tp – jest to średnia arytmetyczna czasów opóźnienia zboczy narastającego i
opadającego.
Czas ten jest zależny od parametrów elektrycznych tranzystora, w szczególności
od pojemności Cload na wyjściu. Ważną rolę odgrywa też
- współczynnik
wzmocnienia stałoprądowego (różny dla tranzystorów PMOS i NMOS) oraz
wartość napięcia zasilania Vdd.
t
t
ox
t
f
r
2
w
l
t
r
4
C
V
load
dd
, jeśli w/l w obu tranzystorach jest takie same (a nie jest)
W przybliżeniu
t
t t
r
p
f
4
B) UKŁADY SEKWENCYJNE
W układach sekwencyjnych miarą szybkości działania jest maksymalna
częstotliwość sygnału podawanego na wejście synchronizujące, przy której
zmiany
sygnałów
wejściowych
układu
po
każdej
zmianie
sygnału
2
synchronizującego będą zgodne ze zmianami zamierzonymi, wynikającymi z
innych sygnałów wejściowych oraz zasad działania układu.
MOC POBIERANA – P (power consumption)
Df. Jest to moc tracona w elemencie cyfrowym przy przełączaniu go
przebiegiem prostokątnym o wypełnieniu ½.
T/2
T
Moc tracona składa się z mocy statycznej oraz mocy dynamicznej.
Moc statyczna jest wydzielana w czasie, gdy element cyfrowy znajduje się w
stanie ustalonym.
Vin
VDD
Vout
VSS
G
N+
G
N+
P+
P+
p
D1
Należy zwrócić uwagę, że jeśli tylko na wejściu panuje napięcie odpowiadające
„0” lub „1” logicznej, to jeden z tranzystorów jest wyłączony i wobec tego nie
ma ścieżki zamkniętej dla prądu stałego.
Jeśli jednak przeanalizować przekrój poprzeczny inwertera CMOS, to okaże się,
że istnieje tam spolaryzowana zaporowo dioda D1.
3
Prąd tej diody wynosi
qV
i
gdzie
i
D
iS (e kT 1)
D
jest to prąd upływu diody, a
i
- prąd wsteczny diody, VD jest
S
napięciem na diodzie.
P i *V
S
S
D
Jeśli układ zawiera n przyrządów, to moc statyczna pobierana przez układ jest
równa w przybliżeniu n * PS. .
Drugi składnik mocy – moc dynamiczna – pojawia się w związku z bardzo
krótkim okresem zmian stanu na wyjściu przewodzi zarówno jeden jak i drugi
tranzystor.
Mamy wówczas ze zjawiskiem nazywanym current spike.
Niech częstotliwość zegara wynosi
f
1
p
t
p
tp
tf
tr
Id
4
tp
P
1
dyn
t
tp
2
i
n
(t ) *V 0(t )dt
i
p
(t ) * (V DD
V
D
)dt
tp
p 0
2
gdzie in, ip są prądami przejściowymi tranzystorów NMOS i PMOS.
Jeśli pojemność obciążenia równa się Cload, to mamy
in (t )
P
C
dyn
C
dV 0
load
dt
2
*V DD
load
t
f
.
p
1
p
t
p
Ostatecznie
P
dyn
C
2
load
*V DD *
f
p
Pcałk = Ps + Pdyn
Przykład.
Jeśli układ zawiera n inwerterów pracujących z częstotliwością fp = 10 MHz i
zasilanych napięciem VDD = 5V, to pojemność wejściowa wynosi 2Cgate, a
wyjściowa 2Cdrain, otrzymujemy
Ps = n*(0.1*10-9*5) W = 0.5nW*n
P
n * (2 * C drain 2 * C gate) * 25
dyn
1000
9
*10
25 W * n
Cdrain = 40fF, Cgate = 11.2 fF
5
WSPÓŁCZYNNIK DOBROCI D
Definicja:
D = P*td
Współczynnik dobroci D jest to iloczyn mocy pobieranej P przez układ cyfrowy
oraz średniego czasu propagacji td.
Parametr ten służy do porównywania między sobą różnych technik realizacji
układów. Ponieważ jest on stały dla danej techniki realizacji (static CMOS,
dynamic MOS, pseudo-NMOS, clocked CMOS, domino CMOS.
Za lepszy uważa się układ o mniejszym współczynniku D. D jest wyrażany w
pJ: moc wyrażana jest zwykle w mW, a czas propagacji w ns.
OBCIĄŻALNOŚĆ ELEMENTU N – wzmocnienie logiczne
Jest to dopuszczalna liczba układów (wejść układów) cyfrowych, jakie mogą
być podłączone do wyjścia danego elementu
CZAS OPÓŹNIENIA – propagation delay
Jest to czas upływający pomiędzy chwilą, gdy sygnał na wejściu osiąga połowę
różnicy VIhigh - VIlow, a chwilą, w której na wyjściu sygnał osiąga połowę tej
wartości (patrz rysunek na stronie 2).
6
CZASY NARASTANIA I OPADANIA – rise time, fall time
0.9VDD
0.1VDD
tr
tf
Jest to różnica chwil czasów, w których sygnał na wyjściu bramki osiąga 0.1
VDD oraz 0.9 VDD, przy czym VDD oznacza wartość „1” logicznej.
Zależnie od tego, czy mamy do czynienia ze zboczem opadającym, czy
narastającym mówimy o czasie opadania i narastania odpowiednio.
W ramach projektu komórek standardowych należy wyznaczyć zależność
czasów narastania i opadania oraz czasów opóźnienia t p0-1 i tp1-0 w funkcji
pojemności na wyjściu Cload, gdy zmienia się ona od 1 do 10 pF.
Wyznaczyć także zależność tych parametrów od temperatury, przy jej
zmianach : 250, 500 i 1250 oraz zależność od napięcia zasilania (od 3V do 7V)
7