3725Z9

Nazwa przedmiotu
Nazwa angielska
Język VHDL w projektowaniu układów Kod
scalonych
3725
VHDL language in integrated circuit design
Kierunek studiów
Elektronika i Telekomunikacja
Jednostka prowadząca
Katedra Mikroelektroniki i Technik Informatycznych (K-25)
Kierownik i realizatorzy
mgr inŜ. Zbigniew Kulesza, mgr inŜ. Rafał Kiełbik
Poziom studiów
Liczba punktów
Magisterski
Formy zajęć
i liczba godzin
Semestr
w
ć
l
p
s
zimowy
2e
-
1
-
-
Liczba
punktów
Oczekiwane efekty
kształcenia
Student nabywa wiedzę z zakresu: nowoczesne metody projektowania
i opisu układów scalonych z wykorzystaniem języka wysokiego poziomu VHDL
Wymagania wstępne
Układy logiczne (3205)
Systemy mikroprocesorowe (3230/1/2)
Układy elektroniczne (3020/1/2)
Program przedmiotu
WYKŁAD
-
Wprowadzenie: porównanie, przedstawienie właściwości języków VHDL, Verilog,
Abel HDL
Podstawowe struktury języka VHDL
Konstrukcje współbieŜne języka VHDL
Obiekty, ich klasy i typy
Konstrukcje sekwencyjne języka VHDL
Pakiety i podprogramy (funkcje i procedury)
Tworzenie kombinacyjnych i sekwencyjnych układów logicznych
Modele VHDL automatów stanowych
Model VHDL mikrokontrolera 8051
Tworzenie środowiska testowego
Wybrane przykłady projektowe
Optymalizacja ścieŜki projektowej, synteza i implementacja projektu
LABORATORIUM
-
Zapoznanie z narzędziem symulacyjnym Active-HDL – tworzenie nowych
projektów, wykorzystywanie narzędzi do generacji kodów zródłowych, dołączanie
bibliotek standardowych
Opis typu „data flow” na przykładzie komórki sumatora jednobitowego
Tworzenie opisów testujących typu „test bench”, definiowanie sygnałów
-
Forma zaliczenia zajęć
wejściowych
Strukturalny opis sumatora ośmiobitowego z wykorzystaniem opisu sumatora
jednobitowego
Parametryzowalny opis sumator N-bitowego – instrukcja „generate” i opcja
„generic”
Behawioralny opis przerzutników i rejsestrów z synchronicznymi i
asynchronicznymi sygnałami kontrolnymi
Opis złoŜonego systemu (N-bitowa mnoŜarki sekwencyjnej), wykorzystujący
wykonane wcześniej kody
Zaliczenie wykładu (60%) – zaliczenie pisemne składający się z 4 pytań teoretycznych i
2 problemów do samodzielnego rozwiązania
Zaliczenie laboratorium (40%) - zaliczenie na podstawie sprawozdań z ćwiczeń i
wykonanego projektu
Literatura podstawowa
Literatura uzupełniająca
Wrona W.: VHDL język opisu i projektowania układów cyfrowych. WPKJS, Gliwice
1998
Skahill. K.: Język VHDL. Projektowanie programowalnych układów logicznych. WNT,
Warszawa 2001
Course name
VHDL language in integrated circuit design
Code 3725
Language of instruction
Polish
Program
Electronics and Telecommunication
Unit running the
programme
Department of Microelectronics and Computer Science (K-25)
Course coordinator and
academic teachers
mgr inŜ. Zbigniew Kulesza, mgr inŜ. Rafał Kiełbik
Type of studies
Credit points
Master of Science
Form of classes and
number of hours
Semester
Lec.
Tut.
Lab.
Proj.
Sem.
winter
2e
-
1
-
-
Credit
points
Learning outcomes
Student acquires knowledge about: modern methods of design and description of
integrated circuits using high level VHDL language
Prerequisites
Układy logiczne (3205)
Systemy mikroprocesorowe (3230/1/2)
Układy elektroniczne (3020/1/2)
Course description
LECTURE
-
Introduction - comparison, presentation of properties of VHDL, Verilog, and ABEL
HDL languages.
Basic structures in VHDL language
Concurrent statements in VHDL language
Objects, classes, types
Sequential statements in VHDL language
Packets, subprograms (functions, procedures)
Building combinational and sequential logic structures
Finite state machine modelling in VHDL
8051 microcontroller model in VHDL
Building test environment
Project examples
Optimalisation of design path, project sythesis and implementation
LABORATORY
-
Introduction to Active-HDL simulation tool - creating new projects, using source
code generation wizards and standard libraries
The full adder cell as an example of data flow description.
Creating test bench descriptions, definitions of input signals
-
-
Scalable description of N-bit adder based on the “generic” and “generate” statements
-
Description of a complex system (N-bit sequential multiplier) exploiting previously
created codes
-
Form of assessment
Structural description of 8-bit adder exploiting the description of the full adder
Behavioral description of flip-flops and registers with asynchronous and synchronous
control signals
Lecture assessment (60%) – written examination with 4 theoretical questions and 2
problem questions
Laboratory assessment (40%) – reports from exercises and project
Basic reference materials Wrona W.: VHDL język opisu i projektowania układów cyfrowych. WPKJS, Gliwice
1998
Other reference
materials
Skahill. K.: Język VHDL. Projektowanie programowalnych układów logicznych. WNT,
Warszawa 2001