Uklady cyfrowe 1

2010-03-30
CYFROWE UKŁADY SCALONE
Układy analogowe: przetwarzanie napięć (lub prądów), których
2010
The Nobel Prize in Physics 2000
"for basic work on information and communication technology"
"for developing semiconductor heterostructures used in
high-speed- and opto-electronics"
wartości zawierają się w pewnym przedziale wartości.
"for his part in the invention
of the integrated circuit"
Układy cyfrowe: przetwarzanie sygnałów o dwóch wartościach napięć
(ewentualnie prądów): wysokiej (H-high) i niskiej (L-low).
układ
analogowy
WE
WY
Zhores I. Alferov
1/4 of the prize
H
układ
cyfrowy
L
WE
WY
Jack S. Kilby – german, 1957
Robert Noyce – krzem, technologia planarna, 1957
Herbert Kroemer
1/4 of the prize
Jack S. Kilby
1/2 of the prize
Russia
Federal Republic of Germany USA
A.F. Ioffe Physico-Technical Institute
St. Petersburg, Russia
University of California
Santa Barbara, CA, USA
Texas
Instruments
Dallas, TX, USA
b. 1930
b. 1928
b. 1923
d. 2005
Technologia planarna
Pierwszy układ scalony
Funkcja układu scalonego określona
w trakcie konstruowania i produkcji
1
2010-03-30
RPC PACT (TC i TB )
Układ cyfrowy posiada: m wejść, n wyjść i q stanów pamięciowych
Wektory a, b, czy c =====> słowa logiczne
Bit: element podstawowy słowa logicznego
Bajt: słowo ośmiobitowe
c1, c2...cq
zasilanie
pamięć
a1
.
.
am
Dzieło Maćka
Kudły & co.
wejście
b1
.
.
.
bn
układ
cyfrowy
wyjście
GND
Stan słowa wyjściowego zależy od aktualnego stanu słowa wejściowego
Stan słowa pamięci zależy zarówno od aktualnego stanu słowa wejściowego
oraz od stanu słowa poprzednio zapamiętanego
Układy cyfrowe wykonują określone funkcje logiczne
Podstawowe twierdzenia i tożsamości algebry Boole’a
Działanie układów cyfrowych opisuje dwuwartościowa algebra Boole’a
Prawa przemienności
(logika matematyczna)
x+ y = y+x
x* y = y* x
Bramki logiczne: urządzenia elektroniczne realizujące funkcje logiczne
(wytwarzane jako monolityczne układy elektroniczne)
Prawa łączności
x + ( y + z) = ( x + y) + z = x + y + z
PODSTAWOWE FUNKTORY LOGICZNE <==> BRAMKI LOGICZNE
OR
NOT
AND
a
a
Wy
b
a
1
1
0
0
b Wy
1
1
0
1
1
1
0
0
Wy = a + b
Wy
b
a
1
1
0
0
b
1
0
1
0
Wy
1
0
0
0
Wy = a ∗ b
x * ( y * z) = ( x * y) * z = x * y * z
WE
Wy
Prawa rozdzielności:
WE
1
0
x * ( y + z) = x * y + x * z
Wy
0
1
( x + y) * (w + z) = x * w + y * w + x * z + y * z
stąd:
WY = W E
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
Inne tożsamości:
( x) = x
x + x* y = x
1,0
prawda , fałsz
dowód:
x + x * y = x * (1 + y ) = x *1 = x
( x + y) * ( x + z) = x + y * z
x + x* y = x + y
x* y + x* y = y
(przydatne przy
minimalizacji funkcji!)
( x + y) * ( x + y) = y
2
2010-03-30
Prawa de Morgana:
a + b = a∗ b
warto zapamiętać !!!
a∗b = a + b
Exclusive OR
(różnica symetryczna)
Najbardziej uniwersalne bramki:NAND
NAND (NOT-AND)
NOR
NOR (NOT-OR)
Jedna z bardziej użytecznych funkcji (bramek) logicznych
a ⊕ b = a ∗b + a ∗b
a
1
1
0
0
b
1
0
1
0
WY
0
1
1
1
a
1
1
0
0
b
1
0
1
0
WY
0
0
0
1
EX-OR
Podstawowe twierdzenie logiczne:
a
b
WY
0
0
0
1
0
1
0
1
1
1
1
0
Każdą funkcję logiczną można złożyć z kombinacji trzech podstawowych
działań logicznych: alternatywy (OR), koniunkcji (AND) oraz negacji (NOT).
a* b
a
Każdą funkcję logiczną można utworzyć z pewnej
b
kombinacji tylko bramek NAND lub tylko bramek NOR
a
Układy logiczne:
kombinatoryczne – stan wyjść określony jednoznacznie przez stan wejść
sekwencyjne – odpowiedź zależy od stanu układu przed pobudzeniem
Logika dodatnia i logika ujemna
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
logika dodatnia:
H=„1” (prawda) i L=„0” (fałsz)
logika ujemna:
H=„0” (fałsz) i L=„1” (prawda)
a+ b
b
a*b
TABLICE KARNAUGH’a – podstawowe pojęcia
Tablice Karnaugh’a to sposób przedstawienia funkcji logicznej
Przykład:
funktor logiczny AND
f (a , b ) = a ∧ b
Zmiana funkcji logicznej danej bramki przy zmianie rodzaju logiki:
Bramka fizyczna
a
logika dodatnia
logika ujemna
Każdej linii Tabeli Prawdy odpowiada komórka w tablicy Karnaugh’a
WY
Sekwencję adresów komórek opisuje kod Graya:
b
a
b
WY
a
b
WY
a
b
WY
L
L
L
0
0
0
1
1
1
L
H
L
0
1
0
1
0
1
H
L
L
1
0
0
0
1
1
H
H
H
1
1
1
0
0
0
LOGIKA
dodatnia
ujemna
AND
OR
OR
AND
NAND
NOR
NOR
NAND
– sąsiednie adresy różnią się pojedynczym bitem
Zasada tworzenia tablic Karnaugh’a
dla funkcji logicznych trzech lub
czterech argumentów
1
3
2010-03-30
TABLICE KARNAUGH’a – minimalizacja funkcji logicznych
Funkcja logiczna określona na podstawie Tabeli Prawdy:
Inny przykład minimalizacji funkcji 3-wejściowej:
Ta sama funkcja logiczna zminimalizowana
metodą graficznej analizy Tablicy Karnaugh’a (metoda grupowania par)
a∧b+a ∧b = b
Reguły (wybrane) minimalizacji funkcji 4-wejściowej
Reguły (wybrane) minimalizacji funkcji 4-wejściowej c.d.
4
2010-03-30
Minimalizacja funkcji logicznej określonej w sposób niepełny
Przykład minimalizacji funkcji
? := „nie ma znaczenia”
Przykład: implikacja f(a,b) := a => b
Układ „zminimalizowany
Resistor-Transistor Logic - RTL
dwuwejściowa bramka NOR
dwuwejściowa bramka NAND
Diode-Transistor Logic - DTL
Trzywejściowa bramka NAND
5
2010-03-30
Układ 74F00 – cztery dwuwejściowe bramki NAND
Transistor-Transistor Logic - TTL
Vcc
4B
4A
4Y
3B
3A
14
13
12
11
10
9
3Y
8
Y= AB
Układ elektroniczny realizujący funkcję logiczną:
„NAND dwóch argumentów”
miniaturyzacja !!!
1
2
3
4
5
6
7
1A
1B
1Y
2A
2B
2Y
GND
dwuwejściowa bramka
NAND
Dane techniczne:
katalog producenta
Zasady budowania elektroniki z układami TTL serii 74 :
Z bramek cyfrowych (bramek logicznych) tworzymy złożone układy elektroniczne
Grupy bramek cyfrowych tworzą tzw. rodziny
Przykład: rodzina TTL (Transistor - Transistor Logic), a w niej seria 74
Zasilanie
VCC
Przedstawiciel:
układ scalony typu 74xx00 - cztery bramki NAND
(xx oznacza rodzaj bramki: S-szybka,
LS-szybka małej mocy,
……
74LS00
wytłoczenie
Zasilanie układu: VCC i GND
GND - masa
Układ scalony działa (realizuje funkcje logiczne) po podłączeniu zasilania
układy zasila się napięciem 5±0.25 V;
układy pracują w logice dodatniej;
napięcie odpowiadające logicznemu zeru zawiera się między 0 a 0.4 V z
dopuszczalnym marginesem błędu 0.4 V;
napięcie odpowiadające logicznej jedynce wynosi 3.3 V lecz nie mniej niż 2.4 V
z marginesem błędu 0.4 V;
wejście bramki niepodłączone znajduje się w stanie logicznym „1”;
wyjść bramek nie wolno łączyć równolegle!!! Może to spowodować uszkodzenie;
średni czas propagacji sygnału przez bramkę wynosi od 1 do 30 ns (typowo około 10 ns);
średnie zużycie mocy przez bramkę wynosi około 10 mW;
Zasilanie
VCC
74LS00
Wejścia i wyjścia bramek wyprowadzone na zewnętrzne „nóżki” układu scalonego
Wartości napięć między wejściami i wyjściami a GND określają poziomy logiczne
Inne układy: 7402 - cztery bramki NOR, 7440 - 8-wejściowa bramka NAND itd.
Patrz: katalog układów TTL na stronach internetowych Pracowni
wytłoczenie
a b
GND - masa
6
2010-03-30
Układy arytmetyczne (układy iteracyjne)
Xn
X4
n=3
X2
Sumator jednobitowy
X1
a i , bi
Układ iteracyjny:
Pn
Pn+1
P5
P1
P2
pi-1
pi
sumowanie ai i bi na i-tej pozycji
uwzględnia przeniesienie z pozycji pi-1
Y4
Yn
Y2
generuje sumę si i przeniesienie na pozycję następną pi
Y1
si
Słowo logiczne: liczba zapisana w danym kodzie binarnym.
Na przykład: słowo (1011) = liczba 11 = 1⋅23+0⋅22+1⋅21+1⋅20
Układy cyfrowe operacje arytmetyczne na liczbach (słowach logicznych)
Półsumator - układ dodający dwie liczby jednobitowe a i b
Wynik: liczba dwubitowa - suma s i przeniesienie p
a
0
pi-1
1
∑
2
„p”
ai
1
∑
2
bi
b
0
s
0
si
„s”
„p”
pi
p
0
s
a
b
p
s - funkcja EXOR
p - funkcja AND
półsumator
1
0
0
1
1
1
0
0
s
a
b
1
Makieta uniwersalna do ćwiczenia:
CYFROWE UKŁADY SCALONE
1
0
1
p
półsumator
ai
bi
pi-1
si
pi
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
Bramka AND do sterowania przepływem informacji
STEROWANIE
WEJŚCIE
WYJŚCIE
Impulsy wejściowe pojawiają się na wyjściu wtedy i tylko wtedy,
gdy na wejściu sterującym istnieje stan logiczny „1”
Płyta czołowa makiety uniwersalnej
7
2010-03-30
multipleksery i demultipleksery - kontrola przepływu informacji
Wielowejściowa funkcja AND - układ koincydencyjny
ZEZWOLENIE
WEJŚCIE 0
WEJŚCIE 1
multiplekser:
WEJŚCIE 2
zamiana informacji z równoległej na szeregową
WEJŚCIE 3
.
Użyteczne schematy:
WYJŚCIE
Układ antykoincydencyjny
A1
A0
WEJ. ADRESOWE
a1
a2
a3
.
.
an
Wartość logiczna „1” pojawia się na wyjściu wtedy i
tylko wtedy, gdy stan logiczny wszystkich wejść
wynosi „1”
f = a∗b
a
WY
b
ZEZWOLENIE
WYJŚCIE 0
demultiplekser:
Układ opóźniający
WEJŚCIE
Ua
WYJŚCIE 1
zamiana z informacji z szeregowej na równoległą
WYJŚCIE 2
a
x
Ux
UWY
1. opóźnienie jest zależne od stałej czasowej RC
WYJŚCIE 3
czas
a
WY
2. opóźnienie zależne od liczby bramek oraz
czasu propagacji sygnału przez pojedynczą
bramkę.
Każde z tych urządzeń wykonuje swoją funkcję
tylko wtedy, gdy wejście „zezwolenie” znajduje się
w stanie logicznym „1”.
A1
A0
Ua
UWY
WEJ. ADRESOWE
czas
Ograniczenie obciążenia wyjścia bramki logicznej!
Cyfrowy układ różniczkujący
Każdy układ cyfrowy ma określoną obciążalność, czyli liczbę mówiącą
- wytwarzający sygnały w chwilach rozpoczęcia i zakończenia sygnału wejścia
ile wejść cyfrowych może być podłączonych do danego wyjścia lub
- Gdy liczba bramek (n) w linii opóźniającej jest nieparzysta, sygnał wyjściowy
jaki największy prąd może przepłynąć przez wyjście.
ma odwróconą polaryzację.
Gdy układ cyfrowy ma sterować innym układem należy
WE
WY
n
1
X
linia opóźniająca
UWE
UX
UWY
+5V
posłużyć się
WY
wzmacniaczem np. tranzystorowym (a)
700Ω
lub driverem (b) - wzmacniaczem zwiększającym
obciążalność wyjścia bramki
Gdy do układu cyfrowego wprowadza się sygnał
sterujący z zewnątrz, należy zadbać o zachowanie
standardowych napięć i polaryzacji
WY
WE
3.5 V
np. za pomocą diody Zenera
ograniczamy maksymalne napięcie na wejściu bramki (3.5 V),
ograniczamy poziom napięcia o odwróconej polaryzacji do -0.7 V
8
2010-03-30
Bramki logiczne o specjalnych cechach
Bramka z otwartym kolektorem.
Umożliwia łączenie wyjść bramek cyfrowych
Bramka OC wymaga dołączenia zasilania do
wyjścia przez odpowiedni rezystor
UWY
Bramka Schmitta (74132):
niestandardowa bramka cyfrowa
charakterystyka zawiera pętlę histerezy
H
ZASILANIE (+ 5 V)
O
WYJŚCIE
O
Na schematach oznaczane literą „O”
O
L
Zastosowania:
0.9 V
1.7 V
O
UWE
wprowadzanie do elektroniki cyfrowej
sygnałów analogowych powolnych i zakłóconych
najprostsze generatory przebiegów
prostokątnych
Najczęściej stosowane układy to:
inwertery/bufory (74F05, 74F06)
R
τ ~ R*C
Zastosowanie:
wzmacniacze (driver) do wyprowadzania niestandardowych sygnałów logicznych
sterowanie wyświetlaczami cyfrowymi
C
9