Wyklad 3 PFE2011 uklady cyfrowe [tryb zgodności]

2011-03-28
2011
CYFROWE UKŁADY SCALONE
Układy analogowe: przetwarzanie napięć (lub prądów), których
wartości zawierają się w pewnym przedziale wartości.
Układy cyfrowe: przetwarzanie sygnałów o dwóch wartościach napięć
(ewentualnie prądów): wysokiej (H-high) i niskiej (L-low).
układ
analogowy
WE
WY
H
układ
cyfrowy
L
WE
WY
The Nobel Prize in Physics 2000
"for basic work on information and communication technology"
"for developing semiconductor heterostructures used in
high-speed- and opto-electronics"
Zhores I. Alferov
1/4 of the prize
"for his part in the invention
of the integrated circuit"
Herbert Kroemer
1/4 of the prize
Jack S. Kilby
1/2 of the prize
Russia
Federal Republic of Germany USA
A.F. Ioffe Physico-Technical Institute
St. Petersburg, Russia
University of California
Santa Barbara, CA, USA
Texas
Instruments
Dallas, TX, USA
b. 1930
b. 1928
b. 1923
d. 2005
1
2011-03-28
Jack S. Kilby – german, 1957
Robert Noyce – krzem, technologia planarna, 1957
Pierwszy układ scalony
Technologia planarna
Funkcja układu scalonego określona
w trakcie konstruowania i produkcji
2
2011-03-28
Układ cyfrowy posiada: m wejść, n wyjść i q stanów pamięciowych
Wektory a, b, czy c =====> słowa logiczne
Bit: element podstawowy słowa logicznego
Bajt: słowo ośmiobitowe
c1, c2...cq
zasilanie
pamięć
a1
.
.
am
b1
.
.
.
bn
układ
cyfrowy
wejście
wyjście
GND
Stan słowa wyjściowego zależy od aktualnego stanu słowa wejściowego
Stan słowa pamięci zależy zarówno od aktualnego stanu słowa wejściowego
oraz od stanu słowa poprzednio zapamiętanego
Układy cyfrowe wykonują określone funkcje logiczne
Działanie układów cyfrowych opisuje dwuwartościowa algebra Boole’a
(logika matematyczna)
Bramki logiczne: urządzenia elektroniczne realizujące funkcje logiczne
(wytwarzane jako monolityczne układy elektroniczne)
PODSTAWOWE FUNKTORY LOGICZNE <==> BRAMKI LOGICZNE
OR
NOT
AND
a
a
Wy
b
a
1
1
0
0
b Wy
1
1
0
1
1
1
0
0
Wy = a + b
Wy
b
a
1
1
0
0
b
1
0
1
0
Wy
1
0
0
0
Wy = a ∗ b
WE
Wy
WE
1
0
Wy
0
1
WY = W E
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
1,0
prawda , fałsz
3
2011-03-28
Podstawowe twierdzenia i tożsamości algebry Boole’a
Prawa przemienności
x+ y = y+x
x* y = y*x
Prawa łączności
x + ( y + z) = ( x + y) + z = x + y + z
x * ( y * z) = ( x * y) * z = x * y * z
Prawa rozdzielności:
x * ( y + z) = x * y + x * z
( x + y) * (w + z) = x * w + y * w + x * z + y * z
stąd:
Inne tożsamości:
x + x* y = x + y
( x) = x
x + x* y = x
dowód:
x* y + x* y = y
a + b = a∗ b
a∗ b = a + b
Najbardziej uniwersalne bramki:NAND
NAND (NOT-AND)
a
1
1
0
0
b
1
0
1
0
(przydatne przy
minimalizacji funkcji!)
( x + y) * ( x + y) = y
x + x * y = x * (1 + y ) = x *1 = x
Prawa de Morgana:
( x + y) * ( x + z) = x + y * z
WY
0
1
1
1
warto zapamiętać !!!
NOR
NOR (NOT-OR)
a
1
1
0
0
b
1
0
1
0
WY
0
0
0
1
Podstawowe twierdzenie logiczne:
Każdą funkcję logiczną można złożyć z kombinacji trzech podstawowych
działań logicznych: alternatywy (OR), koniunkcji (AND) oraz negacji (NOT).
Każdą funkcję logiczną można utworzyć z pewnej
kombinacji tylko bramek NAND lub tylko bramek NOR
Układy logiczne:
kombinatoryczne – stan wyjść określony jednoznacznie przez stan wejść
sekwencyjne – odpowiedź zależy od stanu układu przed pobudzeniem
4
2011-03-28
Exclusive OR
(różnica symetryczna)
Jedna z bardziej użytecznych funkcji (bramek) logicznych
a ⊕ b = a ∗b + a ∗b
EX-OR
a
b
WY
0
0
0
1
0
1
0
1
1
1
1
0
a* b
a
b
a+ b
a
b
a*b
Logika dodatnia i logika ujemna
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
logika dodatnia:
H=„1” (prawda) i L=„0” (fałsz)
logika ujemna:
H=„0” (fałsz) i L=„1” (prawda)
Zmiana funkcji logicznej danej bramki przy zmianie rodzaju logiki:
Bramka fizyczna
a
logika dodatnia
logika ujemna
WY
b
a
b
WY
a
b
WY
a
b
WY
L
L
L
0
0
0
1
1
1
L
H
L
0
1
0
1
0
1
H
L
L
1
0
0
0
1
1
H
H
H
1
1
1
0
0
0
LOGIKA
dodatnia
ujemna
AND
OR
OR
AND
NAND
NOR
NOR
NAND
5
2011-03-28
TABLICE KARNAUGH’a – podstawowe pojęcia
Tablice Karnaugh’a to sposób przedstawienia funkcji logicznej
Przykład:
funktor logiczny AND
f ( a, b ) = a ∧ b
Każdej linii Tabeli Prawdy odpowiada komórka w tablicy Karnaugh’a
Sekwencję adresów komórek opisuje kod Graya:
– sąsiednie adresy różnią się pojedynczym bitem
Zasada tworzenia tablic Karnaugh’a
dla funkcji logicznych trzech lub
czterech argumentów
1
TABLICE KARNAUGH’a – minimalizacja funkcji logicznych
Funkcja logiczna określona na podstawie Tabeli Prawdy:
Ta sama funkcja logiczna zminimalizowana
metodą graficznej analizy Tablicy Karnaugh’a (metoda grupowania par)
a∧b+a ∧b = b
6
2011-03-28
Inny przykład minimalizacji funkcji 3-wejściowej:
Reguły (wybrane) minimalizacji funkcji 4-wejściowej
7
2011-03-28
Reguły (wybrane) minimalizacji funkcji 4-wejściowej c.d.
Minimalizacja funkcji logicznej określonej w sposób niepełny
? := „nie ma znaczenia”
Przykład: implikacja f(a,b) := a => b
8
2011-03-28
Przykład minimalizacji funkcji
Układ „zminimalizowany
Resistor-Transistor Logic - RTL
dwuwejściowa bramka NOR
dwuwejściowa bramka NAND
9
2011-03-28
Diode-Transistor Logic - DTL
Trzywejściowa bramka NAND
Transistor-Transistor Logic - TTL
miniaturyzacja !!!
dwuwejściowa bramka NAND
10
2011-03-28
Układ 74F00 – cztery dwuwejściowe bramki NAND
Vcc
4B
4A
4Y
3B
3A
3Y
14
13
12
11
10
9
8
Y= AB
Układ elektroniczny realizujący funkcję logiczną:
„NAND dwóch argumentów”
1
2
3
4
5
6
7
1A
1B
1Y
2A
2B
2Y
GND
Dane techniczne:
katalog producenta
Z bramek cyfrowych (bramek logicznych) tworzymy złożone układy elektroniczne
Grupy bramek cyfrowych tworzą tzw. rodziny
Przykład: rodzina TTL (Transistor - Transistor Logic), a w niej seria 74
Zasilanie
VCC
Przedstawiciel:
układ scalony typu 74xx00 - cztery bramki NAND
(xx oznacza rodzaj bramki: S-szybka,
LS-szybka małej mocy,
……
74LS00
wytłoczenie
Zasilanie układu: VCC i GND
GND - masa
Układ scalony działa (realizuje funkcje logiczne) po podłączeniu zasilania
Wejścia i wyjścia bramek wyprowadzone na zewnętrzne „nóżki” układu scalonego
Wartości napięć między wejściami i wyjściami a GND określają poziomy logiczne
Inne układy: 7402 - cztery bramki NOR, 7440 - 8-wejściowa bramka NAND itd.
Patrz: katalog układów TTL na stronach internetowych Pracowni
11
2011-03-28
Zasady budowania elektroniki z układami TTL serii 74 :
układy zasila się napięciem 5±0.25 V;
układy pracują w logice dodatniej;
napięcie odpowiadające logicznemu zeru zawiera się między 0 a 0.4 V z
dopuszczalnym marginesem błędu 0.4 V;
napięcie odpowiadające logicznej jedynce wynosi 3.3 V lecz nie mniej niż 2.4 V
z marginesem błędu 0.4 V;
wejście bramki niepodłączone znajduje się w stanie logicznym „1”;
wyjść bramek nie wolno łączyć równolegle!!! Może to spowodować uszkodzenie;
średni czas propagacji sygnału przez bramkę wynosi od 1 do 30 ns (typowo około 10 ns);
średnie zużycie mocy przez bramkę wynosi około 10 mW;
Zasilanie
VCC
74LS00
wytłoczenie
GND - masa
a b
Układy arytmetyczne (układy iteracyjne)
Xn
X4
Y4
X2
Pn
Pn+1
P5
n=3
Yn
X1
P1
P2
Y2
Y1
Słowo logiczne: liczba zapisana w danym kodzie binarnym.
Na przykład: słowo (1011) = liczba 11 = 1⋅23+0⋅22+1⋅21+1⋅20
Układy cyfrowe operacje arytmetyczne na liczbach (słowach logicznych)
Półsumator - układ dodający dwie liczby jednobitowe a i b
Wynik: liczba dwubitowa - suma s i przeniesienie p
a
b
s
p
0
0
0
0
1
0
1
0
0
1
1
0
1
1
0
1
s
a
b
p
półsumator
s - funkcja EXOR
p - funkcja AND
12
2011-03-28
Sumator jednobitowy
a i , bi
Układ iteracyjny:
pi-1
pi
sumowanie ai i bi na i-tej pozycji
uwzględnia przeniesienie z pozycji pi-1
generuje sumę si i przeniesienie na pozycję następną pi
pi-1
1
∑
2
„p”
ai
1
∑
2
bi
si
„s”
„p”
pi
s
a
b
p
półsumator
si
ai
bi
pi-1
si
pi
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
Makieta uniwersalna do ćwiczenia:
CYFROWE UKŁADY SCALONE
Płyta czołowa makiety uniwersalnej
13
2011-03-28
Bramka AND do sterowania przepływem informacji
STEROWANIE
WEJŚCIE
WYJŚCIE
Impulsy wejściowe pojawiają się na wyjściu wtedy i tylko wtedy,
gdy na wejściu sterującym istnieje stan logiczny „1”
multipleksery i demultipleksery - kontrola przepływu informacji
ZEZWOLENIE
WEJŚCIE 0
WEJŚCIE 1
multiplekser:
WEJŚCIE 2
zamiana informacji z równoległej na szeregową
WEJŚCIE 3
.
A1
A0
WYJŚCIE
WEJ. ADRESOWE
ZEZWOLENIE
WYJŚCIE 0
demultiplekser:
WEJŚCIE
WYJŚCIE 1
zamiana z informacji z szeregowej na równoległą
WYJŚCIE 2
WYJŚCIE 3
Każde z tych urządzeń wykonuje swoją funkcję
tylko wtedy, gdy wejście „zezwolenie” znajduje się
w stanie logicznym „1”.
A1
A0
WEJ. ADRESOWE
14
2011-03-28
Użyteczne schematy:
Wielowejściowa funkcja AND - układ koincydencyjny
a1
a2
a3
.
.
an
Wartość logiczna „1” pojawia się na wyjściu wtedy i
tylko wtedy, gdy stan logiczny wszystkich wejść
wynosi „1”
Układ antykoincydencyjny
f = a∗ b
a
WY
b
Układ opóźniający
Ua
a
x
Ux
UWY
1. opóźnienie jest zależne od stałej czasowej RC
czas
a
WY
2. opóźnienie zależne od liczby bramek oraz
czasu propagacji sygnału przez pojedynczą
bramkę.
Ua
UWY
czas
Ograniczenie obciążenia wyjścia bramki logicznej!
Każdy układ cyfrowy ma określoną obciążalność, czyli liczbę mówiącą
ile wejść cyfrowych może być podłączonych do danego wyjścia lub
jaki największy prąd może przepłynąć przez wyjście.
Gdy układ cyfrowy ma sterować innym układem należy
+5V
posłużyć się
WY
wzmacniaczem np. tranzystorowym (a)
700Ω
lub driverem (b) - wzmacniaczem zwiększającym
obciążalność wyjścia bramki
Gdy do układu cyfrowego wprowadza się sygnał
sterujący z zewnątrz, należy zadbać o zachowanie
standardowych napięć i polaryzacji
WY
WE
3.5 V
np. za pomocą diody Zenera
ograniczamy maksymalne napięcie na wejściu bramki (3.5 V),
ograniczamy poziom napięcia o odwróconej polaryzacji do -0.7 V
15
2011-03-28
Bramki logiczne o specjalnych cechach
UWY
Bramka Schmitta (74132):
niestandardowa bramka cyfrowa
charakterystyka zawiera pętlę histerezy
H
L
Zastosowania:
0.9 V
1.7 V
UWE
wprowadzanie do elektroniki cyfrowej
sygnałów analogowych powolnych i zakłóconych
najprostsze generatory przebiegów
prostokątnych
R
τ ~ R*C
C
16