Układy cyfrowe

2013-10-15
2013
CYFROWE UKŁADY SCALONE
Układy analogowe: przetwarzanie napięć (lub prądów), których
wartości zawierają się w pewnym przedziale wartości.
Układy cyfrowe: przetwarzanie sygnałów o dwóch wartościach napięć
(ewentualnie prądów): wysokiej (H-high) i niskiej (L-low).
układ
analogowy
WE
WY
H
układ
cyfrowy
L
WE
WY
The Nobel Prize in Physics 2000
"for basic work on information and communication technology"
"for developing semiconductor heterostructures used in
high-speed- and opto-electronics"
Zhores I. Alferov
1/4 of the prize
"for his part in the invention
of the integrated circuit"
Herbert Kroemer
1/4 of the prize
Jack S. Kilby
1/2 of the prize
Russia
Federal Republic of Germany USA
A.F. Ioffe Physico-Technical Institute
St. Petersburg, Russia
University of California
Santa Barbara, CA, USA
Texas
Instruments
Dallas, TX, USA
b. 1930
b. 1928
b. 1923
d. 2005
1
2013-10-15
Jack S. Kilby – german, 1957
Robert Noyce – krzem, technologia planarna, 1957
Pierwszy układ scalony
Technologia planarna
Funkcja układu scalonego określona
w trakcie konstruowania i produkcji
2
2013-10-15
RPC PACT (TC i TB )
Dzieło Maćka
Kudły & co.
Układ cyfrowy posiada: m wejść, n wyjść i q stanów pamięciowych
Wektory a, b, czy c =====> słowa logiczne
Bit: element podstawowy słowa logicznego
Bajt: słowo ośmiobitowe
zasilanie
c1, c2...cq
pamięć
a1
.
.
am
wejście
układ
cyfrowy
GND
b1
.
.
.
bn
wyjście
Stan słowa wyjściowego zależy od aktualnego stanu słowa wejściowego
Stan słowa pamięci zależy zarówno od aktualnego stanu słowa wejściowego
oraz od stanu słowa poprzednio zapamiętanego
3
2013-10-15
Układy cyfrowe wykonują określone funkcje logiczne
Działanie układów cyfrowych opisuje dwuwartościowa algebra Boole’a
(logika matematyczna)
Urządzenia elektroniczne realizujące funkcje logiczne nazywamy bramkami
(wytwarzane jako monolityczne układy elektroniczne)
PODSTAWOWE FUNKTORY LOGICZNE <==> BRAMKI LOGICZNE
OR
NOT
AND
a
a
Wy
b
a
1
1
0
0
Wy
b Wy
1
1
0
1
1
1
0
0
Wy = a + b
WE
b
a
1
1
0
0
b
1
0
1
0
Wy
1
0
0
0
Wy
WE
1
0
Wy
0
1
WY = W E
Wy = a ∗ b
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
1,0
prawda , fałsz
Podstawowe twierdzenia i tożsamości algebry Boole’a
Prawa przemienności
x+ y = y+ x
x* y = y* x
Prawa łączności
x + ( y + z) = ( x + y) + z = x + y + z
x * ( y * z ) = ( x * y) * z = x * y * z
Prawa rozdzielności:
x * ( y + z) = x * y + x * z
( x + y) * ( w + z ) = x * w + y * w + x * z + y * z
stąd:
Inne tożsamości:
( x) = x
x + x* y = x
dowód: x + x * y = x * (1 + y ) = x *1 = x
( x + y) * ( x + z) = x + y * z
x + x* y = x + y
x* y + x* y = y
(przydatne przy
minimalizacji funkcji!)
( x + y ) * ( x + y) = y
4
2013-10-15
a + b = a∗ b
Prawa de Morgana:
warto zapamiętać !!!
a∗ b = a + b
NAND (NOT-AND)
NAND
Najbardziej uniwersalne bramki:
a
1
1
0
0
b
1
0
1
0
NOR(NOT-OR)
NOR
WY
0
1
1
1
a
1
1
0
0
b
1
0
1
0
WY
0
0
0
1
Podstawowe twierdzenie logiczne:
Każdą funkcję logiczną można złożyć z kombinacji trzech podstawowych działań
logicznych: alternatywy (OR), koniunkcji (AND) oraz negacji (NOT).
Każdą funkcję logiczną można utworzyć z pewnej kombinacji
tylko bramek NAND lub tylko bramek NOR
Układy logiczne:
kombinatoryczne – stan wyjść określony jednoznacznie przez stan wejść
sekwencyjne – odpowiedź zależy od stanu układu przed pobudzeniem
Exclusive OR
(różnica symetryczna)
Jedna z bardziej użytecznych funkcji (bramek) logicznych
a ⊕ b = a ∗b + a ∗b
EX-OR
a
b
WY
0
0
0
1
0
1
0
1
1
1
1
0
a* b
a
b
a+ b
a
b
a*b
5
2013-10-15
Logika dodatnia i logika ujemna
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
logika dodatnia:
H=„1” (prawda) i L=„0” (fałsz)
logika ujemna:
H=„0” (fałsz) i L=„1” (prawda)
Zmiana funkcji logicznej danej bramki w przypadku zmiany rodzaju logiki:
logika dodatnia
Bramka fizyczna
a
logika ujemna
WY
b
a
b
WY
a
b
WY
a
b
WY
L
L
L
0
0
0
1
1
1
L
H
L
0
1
0
1
0
1
H
L
L
1
0
0
0
1
1
H
H
H
1
1
1
0
0
0
LOGIKA
dodatnia
ujemna
AND
OR
OR
AND
NAND
NOR
NOR
NAND
TABLICE KARNAUGH’a – podstawowe pojęcia
Tablice Karnaugh’a to sposób przedstawienia funkcji logicznej
Przykład:
funktor logiczny AND
f ( a, b ) = a ∧ b
Każdej linii Tabeli Prawdy odpowiada komórka w tablicy Karnaugh’a
Sekwencję adresów komórek opisuje kod Graya: sąsiednie adresy różnią się pojedynczym bitem
Zasada tworzenia tablic Karnaugh’a
dla funkcji logicznych trzech lub
czterech argumentów
6
2013-10-15
TABLICE KARNAUGH’a – minimalizacja funkcji logicznych
Funkcja logiczna określona na podstawie Tabeli Prawdy:
Ta sama funkcja logiczna zminimalizowana
metodą graficznej analizy Tablicy Karnaugh’a (metoda grupowania par)
a∧b+a ∧b = b
Inny przykład minimalizacji funkcji 3-wejściowej:
7
2013-10-15
Reguły (wybrane) minimalizacji funkcji 4-wejściowej
Reguły (wybrane) minimalizacji funkcji 4-wejściowej c.d.
8
2013-10-15
Minimalizacja funkcji logicznej określonej w sposób niepełny
? := „nie ma znaczenia”
Przykład: implikacja f(a,b) := a => b
Przykład minimalizacji funkcji
Q
Układ „zminimalizowany
9
2013-10-15
Resistor-Transistor Logic - RTL
dwuwejściowa bramka NOR
dwuwejściowa bramka NAND
Diode-Transistor Logic - DTL
Trzywejściowa bramka NAND
10
2013-10-15
Transistor-Transistor Logic - TTL
miniaturyzacja !!!
dwuwejściowa bramka NAND
Układ 74F00 – cztery dwuwejściowe bramki NAND
Vcc
4B
4A
4Y
3B
3A
3Y
14
13
12
11
10
9
8
Y= AB
Układ elektroniczny realizujący funkcję logiczną:
„NAND dwóch argumentów”
1
2
3
4
5
6
7
1A
1B
1Y
2A
2B
2Y
GND
Dane techniczne:
katalog producenta
11
2013-10-15
Z bramek cyfrowych (bramek logicznych) tworzymy złożone układy elektroniczne
Grupy bramek cyfrowych tworzą tzw. rodziny
Przykład: rodzina TTL (Transistor - Transistor Logic), a w niej seria 74
Zasilanie
VCC
Przedstawiciel:
układ scalony typu 74xx00 - cztery bramki NAND
(xx oznacza rodzaj bramki: S-szybka,
LS-szybka małej mocy,
……
74LS00
wytłoczenie
GND - masa
Zasilanie układu: VCC i GND
Układ scalony działa (realizuje funkcje logiczne) po podłączeniu zasilania
Wejścia i wyjścia bramek wyprowadzone są na zewnętrzne „nóżki” układu scalonego.
Poziomy logiczne określone są przez wartość napięcia między wejściami i wyjściami a GND
Inne układy z tej serii: 7402 - cztery bramki NOR, 7440 - 8-wejściową bramkę NAND itd.
Patrz: katalog układów TTL na stronach internetowych Pracowni Elektronicznej
Zasady budowania elektroniki z układami TTL serii 74 :
układy zasila się napięciem 5±0.25 V;
układy pracują w logice dodatniej;
napięcie odpowiadające logicznemu zeru zawiera się między 0 a 0.4 V z
dopuszczalnym marginesem błędu 0.4 V;
napięcie odpowiadające logicznej jedynce wynosi 3.3 V lecz nie mniej niż 2.4 V
z marginesem błędu 0.4 V;
wejście bramki niepołączone znajduje się w stanie logicznym „1”;
wyjść bramek nie wolno łączyć równolegle!!! Może to spowodować uszkodzenie;
średni czas propagacji sygnału przez bramkę wynosi od 1 do 30 ns (typowo około 10 ns);
średnie zużycie mocy przez bramkę wynosi około 10 mW;
Zasilanie
VCC
74LS00
wytłoczenie
a b
GND - masa
12
2013-10-15
Bramka AND do sterowania przepływem informacji
STEROWANIE
WEJŚCIE
WYJŚCIE
Impulsy wejściowe pojawiają się na wyjściu wtedy i tylko wtedy,
gdy na wejściu sterującym istnieje stan logiczny „1”
multipleksery i demultipleksery - kontrola przepływu informacji
ZEZWOLENIE
WEJŚCIE 0
WEJŚCIE 1
multiplekser:
WEJŚCIE 2
zamiana informacji z równoległej na szeregową
WEJŚCIE 3
.
A1
A0
WYJŚCIE
WEJ. ADRESOWE
ZEZWOLENIE
WYJŚCIE 0
demultiplekser:
WEJŚCIE
WYJŚCIE 1
zamiana z informacji z szeregowej na równoległą
WYJŚCIE 2
WYJŚCIE 3
Każde z tych urządzeń wykonuje swoją funkcję
tylko wtedy, gdy wejście „zezwolenie” znajduje się
w stanie logicznym „1”.
A1
A0
WEJ. ADRESOWE
13
2013-10-15
Użyteczne schematy:
Wielowejściowa funkcja AND - układ koincydencyjny
a1
a2
a3
.
.
an
Wartość logiczna „1” pojawia się na wyjściu wtedy i
tylko wtedy, gdy stan logiczny wszystkich wejść
wynosi „1”
a
Układ antykoincydencyjny
f = a∗ b
WY
b
Układ opóźniający
Ua
a
x
Ux
UWY
1. opóźnienie jest zależne od stałej czasowej RC
czas
a
2. opóźnienie zależne od liczby bramek oraz
czasu propagacji sygnału przez pojedynczą
bramkę.
WY
Ua
UWY
czas
Cyfrowy układ różniczkujący
- wytwarzający sygnały w chwilach rozpoczęcia i zakończenia sygnału wejścia
- Gdy liczba bramek (n) w linii opóźniającej jest nieparzysta, sygnał wyjściowy
ma odwróconą polaryzację.
WE
WY
n
1
X
linia opóźniająca
UWE
UX
UWY
14
2013-10-15
Ograniczenie obciążenia wyjścia bramki logicznej!
Każdy układ cyfrowy ma określoną obciążalność, czyli liczbę mówiącą
ile wejść cyfrowych może być podłączonych do danego wyjścia lub
jaki największy prąd może przepłynąć przez wyjście.
Gdy układ cyfrowy ma sterować innym układem należy
+5V
posłużyć się
WY
wzmacniaczem np. tranzystorowym (a)
700Ω
lub driverem (b) - wzmacniaczem zwiększającym
obciążalność wyjścia bramki
WY
Gdy do układu cyfrowego wprowadza się sygnał
sterujący z zewnątrz, należy zadbać o zachowanie
standardowych napięć i polaryzacji
WE
3.5 V
np. za pomocą diody Zenera
ograniczamy maksymalne napięcie na wejściu bramki (3.5 V),
ograniczamy poziom napięcia o odwróconej polaryzacji do -0.7 V
Układy arytmetyczne (układy iteracyjne)
Xn
X4
Y4
X2
Pn
Pn+1
P5
n=3
Yn
X1
P1
P2
Y2
Y1
Słowo logiczne: liczba zapisana w danym kodzie binarnym.
Na przykład: słowo (1011) = liczba 11 = 1⋅23+0⋅22+1⋅21+1⋅20
Układy cyfrowe operacje arytmetyczne na liczbach (słowach logicznych)
Półsumator - układ dodający dwie liczby jednobitowe a i b
Wynik: liczba dwubitowa - suma s i przeniesienie p
a
b
s
p
0
0
0
0
1
0
1
0
0
1
1
0
1
1
0
1
s
a
b
p
półsumator
s - funkcja EXOR
p - funkcja AND
15
2013-10-15
Sumator jednobitowy
a i , bi
Układ iteracyjny:
pi-1
pi
sumowanie ai i bi na i-tej pozycji
uwzględnia przeniesienie z pozycji pi-1
generuje sumę si i przeniesienie na pozycję następną pi
pi-1
1
∑
2
„p”
ai
1
∑
2
bi
si
„s”
„p”
pi
s
a
b
p
półsumator
si
ai
bi
pi-1
si
pi
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
Makieta uniwersalna do ćwiczenia:
CYFROWE UKŁADY SCALONE
Płyta czołowa makiety uniwersalnej
16
2013-10-15
Układy CMOS
inwerter CMOS
Prąd pobierany tylko przy przełączaniu !
bramka NAND
Zestawienie podstawowych parametrów rodzin TTL i CMOS.
Parametry układów CMOS i TTL zasilanych napięciem UCC=5V
17
2013-10-15
Charakterystyki przejściowe układów CMOS oraz TTL
Technologia izolacji złączowej
z domieszkowaniem złotem
Standardowa
S
Schottky'ego
Technologia izolacji
złączowej z diodami
Schottky'ego
LS
Schottky’ego
małej mocy
F
FAST
Technologia izolacji
tlenkowej z diodami
Schottky'ego
ALS
ulepszona
LS
AS
ulepszona S
Pełną zgodność końcówkową, oznaczeniową i funkcjonalną z układami TTL mają układy CMOS
z szybkich rodzin HC (High-speed CMOS), AHC (Advanced HC) i AC (Advanced CMOS)
18