wyklad 5 PA uklady cyfrowe1

CYFROWE UKŁADY SCALONE
PA 2009
Układy analogowe: przetwarzanie napięć (lub prądów), których
The Nobel Prize in Physics 2000
"for basic work on information and communication technology"
"for developing semiconductor heterostructures used in
high-speed- and opto-electronics"
"for his part in the invention
of the integrated circuit"
wartości zawierają się w pewnym przedziale wartości.
Układy cyfrowe: przetwarzanie sygnałów o dwóch wartościach napięć
(ewentualnie prądów): wysokiej (H-high) i niskiej (L-low).
układ
analogowy
WE
WY
H
układ
cyfrowy
L
WE
WY
Jack S. Kilby – german, 1957
Robert Noyce – krzem, technologia planarna, 1957
Zhores I. Alferov
Herbert Kroemer
1/4 of the prize
1/4 of the prize
Jack S. Kilby
1/2 of the prize
Russia
Federal Republic of Germany USA
A.F. Ioffe Physico-Technical Institute
St. Petersburg, Russia
University of California
Santa Barbara, CA, USA
Texas
Instruments
Dallas, TX, USA
b. 1930
b. 1928
b. 1923
d. 2005
Technologia planarna
Pierwszy układ scalony
Funkcja układu scalonego określona
w trakcie konstruowania i produkcji
1
Układy cyfrowe wykonują określone funkcje logiczne
Układ cyfrowy posiada: m wejść, n wyjść i q stanów pamięciowych
Działanie układów cyfrowych opisuje dwuwartościowa algebra Boole’a
(logika matematyczna)
Wektory a, b, czy c =====> słowa logiczne
Bramki logiczne: urządzenia elektroniczne realizujące funkcje logiczne
Bit: element podstawowy słowa logicznego
(wytwarzane jako monolityczne układy elektroniczne)
Bajt: słowo ośmiobitowe
PODSTAWOWE FUNKTORY LOGICZNE <==> BRAMKI LOGICZNE
c1, c2...cq
zasilanie
OR
pamięć
Wy
a1
.
.
am
b1
.
.
.
bn
układ
cyfrowy
wejście
wyjście
GND
Stan słowa wyjściowego zaleŜy od aktualnego stanu słowa wejściowego
Stan słowa pamięci zaleŜy zarówno od aktualnego stanu słowa wejściowego
NOT
AND
a
a
b
b
a
1
1
0
0
Wy
b Wy
1
1
0
1
1
1
0
0
a
1
1
0
0
b
1
0
1
0
Wy
1
0
0
0
Wy = a ∗ b
Wy = a + b
WE
Wy
WE
1
0
Wy
0
1
WY = W E
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
1,0
prawda , fałsz
oraz od stanu słowa poprzednio zapamiętanego
Podstawowe twierdzenia i toŜsamości algebry Boole’a
Prawa de Morgana:
Prawa przemienności
x+ y = y+x
x* y = y* x
a + b = a∗ b
a∗b = a + b
Najbardziej uniwersalne bramki:NAND
NAND (NOT-AND)
warto zapamiętać !!!
NOR
NOR (NOT-OR)
Prawa łączności
x + ( y + z) = ( x + y) + z = x + y + z
x * ( y * z ) = ( x * y) * z = x * y * z
Prawa rozdzielności:
x * ( y + z) = x * y + x * z
( x + y) * (w + z) = x * w + y * w + x * z + y * z
stąd:
Inne toŜsamości:
( x) = x
x + x* y = x
dowód:
x + x * y = x * (1 + y ) = x *1 = x
( x + y) * ( x + z) = x + y * z
b
1
0
1
0
WY
0
1
1
1
a
1
1
0
0
b
1
0
1
0
WY
0
0
0
1
Podstawowe twierdzenie logiczne:
KaŜdą funkcję logiczną moŜna złoŜyć z kombinacji trzech podstawowych
działań logicznych: alternatywy (OR), koniunkcji (AND) oraz negacji (NOT).
KaŜdą funkcję logiczną moŜna utworzyć z kombinacji
x + x* y = x + y
x* y + x* y = y
a
1
1
0
0
(przydatne przy
minimalizacji funkcji!)
( x + y) * ( x + y) = y
tylko bramek NAND lub tylko bramek NOR
Układy logiczne:
kombinatoryczne – stan wyjść określony jednoznacznie przez stan wejść
sekwencyjne – odpowiedź zaleŜy od stanu układu przed pobudzeniem
2
Logika dodatnia i logika ujemna
Exclusive OR
Poziomom elektrycznym H i L układu cyfrowego odpowiadają wartości logiczne:
(róŜnica symetryczna)
Jedna z bardziej uŜytecznych funkcji (bramek) logicznych
a ⊕ b = a ∗b + a ∗b
EX-OR
H=„1” (prawda) i L=„0” (fałsz)
logika ujemna:
H=„0” (fałsz) i L=„1” (prawda)
Zmiana funkcji logicznej danej bramki przy zmianie rodzaju logiki:
Bramka fizyczna
a
logika dodatnia
logika ujemna
WY
a
b
WY
0
0
0
1
0
1
a
b
WY
a
b
WY
a
b
WY
0
1
1
L
L
L
0
0
0
1
1
1
1
1
0
L
H
L
0
1
0
1
0
1
H
L
L
1
0
0
0
1
1
H
H
H
1
1
1
0
0
0
a* b
a
logika dodatnia:
b
LOGIKA
b
a+ b
a
b
a*b
TABLICE KARNAUGH’a – podstawowe pojęcia
Tablice Karnaugh’a to sposób przedstawienia funkcji logicznej
Przykład:
funktor logiczny AND
f (a , b ) = a ∧ b
dodatnia
ujemna
AND
OR
OR
AND
NAND
NOR
NOR
NAND
TABLICE KARNAUGH’a – minimalizacja funkcji logicznych
Funkcja logiczna określona na podstawie Tabeli Prawdy:
KaŜdej linii Tabeli Prawdy odpowiada komórka w tablicy Karnaugh’a
Sekwencję adresów komórek opisuje kod Graya:
– sąsiednie adresy róŜnią się pojedynczym bitem
Ta sama funkcja logiczna zminimalizowana
metodą graficznej analizy Tablicy Karnaugh’a (metoda grupowania par)
Zasada tworzenia tablic Karnaugh’a
dla funkcji logicznych trzech lub
czterech argumentów
1
a∧b+a ∧b = b
3
Reguły (wybrane) minimalizacji funkcji 4-wejściowej
Inny przykład minimalizacji funkcji 3-wejściowej:
Reguły (wybrane) minimalizacji funkcji 4-wejściowej c.d.
Minimalizacja funkcji logicznej określonej w sposób niepełny
? := „nie ma znaczenia”
Przykład: implikacja f(a,b) := a => b
4
Przykład minimalizacji funkcji
Resistor-Transistor Logic - RTL
dwuwejściowa bramka NOR
dwuwejściowa bramka NAND
Układ „zminimalizowany
Diode-Transistor Logic - DTL
Transistor-Transistor Logic - TTL
miniaturyzacja !!!
Trzywejściowa bramka NAND
dwuwejściowa bramka NAND
5
Z bramek cyfrowych (bramek logicznych) tworzymy złoŜone układy elektroniczne
Układ 74F00 – cztery dwuwejściowe bramki NAND
Vcc
4B
4A
4Y
3B
3A
14
13
12
11
10
9
3Y
8
Grupy bramek cyfrowych tworzą tzw. rodziny
Przykład: rodzina TTL (Transistor - Transistor Logic), a w niej seria 74
Y= AB
Zasilanie
VCC
Układ elektroniczny realizujący funkcję logiczną:
„NAND dwóch argumentów”
1
2
3
4
5
6
7
1A
1B
1Y
2A
2B
2Y
GND
Przedstawiciel:
układ scalony typu 74xx00 - cztery bramki NAND
(xx oznacza rodzaj bramki: S-szybka,
LS-szybka małej mocy,
……
74LS00
wytłoczenie
GND - masa
Zasilanie układu: VCC i GND
Układ scalony działa (realizuje funkcje logiczne) po podłączeniu zasilania
Wejścia i wyjścia bramek wyprowadzone na zewnętrzne „nóŜki” układu scalonego
Wartości napięć między wejściami i wyjściami a GND określają poziomy logiczne
Dane techniczne:
katalog producenta
Inne układy: 7402 - cztery bramki NOR, 7440 - 8-wejściowa bramka NAND itd.
Patrz: katalog układów TTL na stronach internetowych Pracowni
Zasady budowania elektroniki z układami TTL serii 74 :
układy zasila się napięciem 5±0.25 V;
układy pracują w logice dodatniej;
napięcie odpowiadające logicznemu zeru zawiera się między 0 a 0.4 V z
dopuszczalnym marginesem błędu 0.4 V;
napięcie odpowiadające logicznej jedynce wynosi 3.3 V lecz nie mniej niŜ 2.4 V
z marginesem błędu 0.4 V;
wejście bramki niepodłączone znajduje się w stanie logicznym „1”;
wyjść bramek nie wolno łączyć równolegle!!! MoŜe to spowodować uszkodzenie;
średni czas propagacji sygnału przez bramkę wynosi od 1 do 30 ns (typowo około 10 ns);
średnie zuŜycie mocy przez bramkę wynosi około 10 mW;
Zasilanie
VCC
Bramka AND do sterowania przepływem informacji
STEROWANIE
WEJŚCIE
WYJŚCIE
Impulsy wejściowe pojawiają się na wyjściu wtedy i tylko wtedy,
gdy na wejściu sterującym istnieje stan logiczny „1”
74LS00
wytłoczenie
a b
GND - masa
6
Układy arytmetyczne (układy iteracyjne)
multipleksery i demultipleksery - kontrola przepływu informacji
Xn
X4
WEJŚCIE 0
WEJŚCIE 1
multiplekser:
X2
X1
Pn
Pn+1
P5
P1
P2
WEJŚCIE 2
zamiana informacji z równoległej na szeregową
WEJŚCIE 3
WYJŚCIE
.
Y4
A1
A0
WEJ. ADRESOWE
Yn
Y2
Y1
Słowo logiczne: liczba zapisana w danym kodzie binarnym.
Na przykład: słowo (1011) = liczba 11 = 1⋅23+0⋅22+1⋅21+1⋅20
ZEZWOLENIE
WYJŚCIE 0
demultiplekser:
n=3
ZEZWOLENIE
WEJŚCIE
Układy cyfrowe operacje arytmetyczne na liczbach (słowach logicznych)
WYJŚCIE 1
zamiana z informacji z szeregowej na równoległą
WYJŚCIE 2
WYJŚCIE 3
Półsumator - układ dodający dwie liczby jednobitowe a i b
Wynik: liczba dwubitowa - suma s i przeniesienie p
a
b
s
p
0
0
0
0
1
0
1
0
0
1
1
0
1
1
0
1
s
KaŜde z tych urządzeń wykonuje swoją funkcję
tylko wtedy, gdy wejście „zezwolenie” znajduje się
w stanie logicznym „1”.
a
A1
A0
WEJ. ADRESOWE
b
p
s - funkcja EXOR
p - funkcja AND
półsumator
UŜyteczne schematy:
Sumator jednobitowy
a i , bi
Wielowejściowa funkcja AND - układ koincydencyjny
Układ iteracyjny:
pi-1
pi
sumowanie ai i bi na i-tej pozycji
uwzględnia przeniesienie z pozycji pi-1
generuje sumę si i przeniesienie na pozycję następną pi
Układ antykoincydencyjny
f = a∗b
pi-1
1
∑
2
si
„p”
ai
1
∑
2
bi
si
„s”
„p”
pi
s
a
b
p
półsumator
ai
bi
pi-1
si
pi
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
a1
a2
a3
.
.
an
Wartość logiczna „1” pojawia się na wyjściu wtedy i
tylko wtedy, gdy stan logiczny wszystkich wejść
wynosi „1”
a
WY
b
Układ opóźniający
Ua
a
x
Ux
UWY
1. opóźnienie jest zaleŜne od stałej czasowej RC
czas
a
2. opóźnienie zaleŜne od liczby bramek oraz
czasu propagacji sygnału przez pojedynczą
bramkę.
WY
Ua
UWY
czas
7
Ograniczenie obciąŜenia wyjścia bramki logicznej!
Cyfrowy układ róŜniczkujący
KaŜdy układ cyfrowy ma określoną obciąŜalność, czyli liczbę mówiącą
- wytwarzający sygnały w chwilach rozpoczęcia i zakończenia sygnału wejścia
ile wejść cyfrowych moŜe być podłączonych do danego wyjścia lub
- Gdy liczba bramek (n) w linii opóźniającej jest nieparzysta, sygnał wyjściowy
jaki największy prąd moŜe przepłynąć przez wyjście.
ma odwróconą polaryzację.
Gdy układ cyfrowy ma sterować innym układem naleŜy
WE
WY
n
1
X
linia opóźniająca
UWE
UX
UWY
+5V
posłuŜyć się
WY
wzmacniaczem np. tranzystorowym (a)
700Ω
lub driverem (b) - wzmacniaczem zwiększającym
WY
obciąŜalność wyjścia bramki
Gdy do układu cyfrowego wprowadza się sygnał
sterujący z zewnątrz, naleŜy zadbać o zachowanie
standardowych napięć i polaryzacji
WE
3.5 V
np. za pomocą diody Zenera
ograniczamy maksymalne napięcie na wejściu bramki (3.5 V),
ograniczamy poziom napięcia o odwróconej polaryzacji do -0.7 V
Makieta uniwersalna do ćwiczenia:
CYFROWE UKŁADY SCALONE
Płyta czołowa makiety uniwersalnej
8